4. 码距的定义与几何解释

在表面码中，码距（code distance，记作 d）是衡量量子纠错能力最核心的参数。直观地说，码距就是“让逻辑算符作用在物理比特上所需的最少物理比特数”。一个码距为 d 的表面码，能够纠正最多 t = ⌊(d−1)/2⌋ 个任意单比特错误。本节从逻辑算符的支撑出发，给出码距的严格定义、几何解释，以及上下界估计方法。

一、逻辑算符的支撑与码距定义

表面码的稳定子群由两类算符生成：面算符（plaquette operator，记作 B_p，作用于一个面周围四个数据比特的 X 型张量积）和顶点算符（vertex operator，记作 A_v，作用于一个顶点周围四个数据比特的 Z 型张量积）。逻辑算符是与所有稳定子对易、但不属于稳定子群的算符。在表面码中，逻辑算符有两类：

• 逻辑 X 算符 X̄：沿对偶格（dual lattice）上一条从一条边界到另一条边界的路径，由路径上所有数据比特的 X 算符张量积构成；
• 逻辑 Z 算符 Z̄：沿原格（primal lattice）上一条从一条边界到另一条边界的路径，由路径上所有数据比特的 Z 算符张量积构成。

一个逻辑算符的支撑（support）就是它实际作用非平凡的那些物理比特的集合。同一条逻辑算符可以有很多等价表示——只要把一条路径与某个稳定子相乘，就能得到另一条拓扑等价但形状不同的路径。因此，码距定义为所有等价逻辑算符表示中，支撑最小的那个的权重：

d = min{ |supp(L)| : L ∈ {X̄ 的等价类} ∪ {Z̄ 的等价类} }

其中 |supp(L)| 表示算符 L 作用非恒等算符的比特数（即权重）。由于表面码的 X 型和 Z 型逻辑算符在几何上分别对应原格与对偶格上的“穿越路径”，码距就等于从一条边界到另一条边界的最短路径长度（以边数计）。

二、几何解释：最短逻辑算符路径

把表面码画在方格纸上：数据比特位于边上，稳定子位于面或顶点上。对于 d×d 的旋转表面码（rotated surface code），逻辑 Z 算符是一条从左边界贯穿到右边界的原格路径，逻辑 X 算符是一条从上边界贯穿到下边界的对偶格路径。最短路径恰好穿过 d 个数据比特，因此码距为 d。

这个几何图像非常重要：码距就是“横穿整个码块所需的最短比特数”。任何逻辑错误都必须“打通”一条贯穿路径，而这条路径至少需要 d 个物理错误同时发生。这就是表面码纠错能力的几何来源——错误必须“连成一条线”才能骗过解码器。

上图以 d = 5 的旋转表面码为例：红色横线表示逻辑 Z̄ 的一条最短原格路径，绿色竖线表示逻辑 X̄ 的一条最短对偶格路径。注意路径的端点落在边界上，边界处的比特只被“半条边”覆盖，因此计数时需按实际支撑的比特数计算。对于标准旋转表面码，逻辑 X̄ 的最短路径恰好穿过 d 个比特，逻辑 Z̄ 的最短路径也穿过 d 个比特，两者相等，故码距为 d。

三、码距与可纠正错误数的关系

码距与纠错能力的关系由量子纠错的基本定理给出。设码距为 d，则：

• 可纠正的任意错误数：t = ⌊(d−1)/2⌋。当 d = 3 时 t = 1；d = 5 时 t = 2；d = 7 时 t = 3。
• 可检测的错误数：d − 1。因为任何权重小于 d 的错误都不会与逻辑算符混淆，必然触发非平凡症状。

为什么是 ⌊(d−1)/2⌋？从几何上看，两个不同的物理错误模式如果都能被同一个症状解释，解码器就无法区分它们。若两个错误模式的权重都 ≤ t，它们的“差异”（对称差）权重至多 2t ≤ d−1 < d，不可能构成逻辑算符，因此症状必然不同，解码器可以唯一恢复。反之，若错误数达到 ⌈d/2⌉，就可能与某个逻辑算符的“半条路径”重合，导致误纠。

四、距离的上下界估计

实际设计中，码距往往不能直接“数路径”得到，尤其对于非规则边界、缺陷码或晶格手术场景。此时可用上下界估计：

下界：码距不小于任意一条逻辑算符路径的最小权重。由于逻辑算符必须连接两条边界，而边界间的最短几何距离为 L（以比特数计），故 d ≥ L。对于 d×d 旋转表面码，L = d，下界取等。

上界：构造一条具体的逻辑算符路径即可给出上界。例如沿码块中心线走一条直线路径，其权重为 d，故 d ≤ d。对于有缺陷（如移除部分稳定子）的码，上界可能变大，因为缺陷会迫使路径绕行。

更一般地，可用最小割视角估计：把码块视为图，逻辑算符对应连接两组边界的路径，码距等于该图中“边界到边界”的最短路径长度。若码块尺寸为 n×m，则 d ≤ min(n, m)，且当边界规则时取等。下表给出常见配置的估计示例（示例参数，非实测）：

需要强调：上表中的“含缺陷”一栏是估计区间，实际码距需通过枚举所有等价逻辑算符或运行最小权路径搜索来确定。工程实现中，常用蒙特卡洛采样结合解码器（如最小权完美匹配 MWPM）来间接验证码距是否达到设计值——若在低错误率下逻辑错误率随码距增大而指数下降，则说明码距有效。

五、设计中的实用判断

在码距设计中，应把握三条经验：第一，码距由最短逻辑算符路径决定，因此布局时要保证两个方向的最短贯穿路径等长，否则实际码距取较小者；第二，缺陷和边界形状会改变最短路径，引入缺陷后必须重新估计上下界，不能沿用规则码块的 d 值；第三，码距与物理错误率共同决定逻辑错误率，通常逻辑错误率随 d 增大呈指数抑制，但阈值以下才成立，设计时需先确认物理错误率低于该码的阈值（旋转表面码约 1% 量级，示例值），再谈增大 d 的收益。

理解码距的几何本质——“最短贯穿路径的比特数”——是后续学习晶格手术、逻辑门实现和资源估算的基础。只有清楚每条逻辑算符的支撑与最短路径，才能在具体硬件布局中正确设定码距并评估纠错能力。