1. 课程导入与设计目标

在超导量子芯片中，微波谐振器并不是一个可有可无的附属电路，而是同时承担着读取、耦合、滤波与频率规划多重角色的核心无源器件。最常见的形态是共面波导（CPW）传输线谐振器，它以约几 GHz 的基频谐振，通过电容耦合到读取馈线，再经色散耦合与量子比特发生相互作用。当量子比特处于 |0⟩ 与 |1⟩ 两个状态时，谐振器的有效谐振频率会发生微小但可测量的偏移，这个偏移就是读取信号的物理来源。因此，谐振器的参数设计直接决定了读取保真度、量子比特寿命、芯片布线密度以及多比特之间的频率冲突风险。

把谐振器放回整颗芯片的视角看，参数设计处在“指标分解—版图实现—流片验证”链条的中段：上游是量子比特频率、非谐性与读取方案的选择，下游是电磁仿真、版图绘制与低温测试。谐振器设计得好不好，不能只看单个器件的 Q 值，而要看它是否与量子比特的色散耦合强度匹配、是否落在预留的读取频段内、是否在工艺偏差下仍能保持足够的频率间隔。本课程以一条真实设计任务为线索：给定一组量子比特目标频率与读取带宽要求，完成谐振器频率、耦合电容、线宽与长度的参数确定，并给出可流片的版图参数表。

上图给出了本课程的主线结构：左侧是系统指标输入，中间是四类核心参数，右侧是验证与交付，底部三条硬约束贯穿始终。需要强调的是，这四类参数并非彼此独立。以常见的 5 GHz 附近读取谐振器为例，若采用 λ/4 共面波导结构，基频近似满足 f₀ ≈ v_ph / (4L_eff)，其中有效相速度 v_ph 与介质环境、线宽和间隙相关。假设示例中取 v_ph ≈ 1.2×10⁸ m/s，则 f₀ = 5.0 GHz 对应 L_eff ≈ 6.0 mm。这个长度在芯片上往往偏大，于是设计者会通过折叠、加载电容或改变线宽来压缩尺寸，而每一次调整都会反过来影响 Q 值与耦合强度。

耦合电容 C_c 是第二个关键旋钮。它决定了谐振器与读取馈线之间的外部品质因数 Q_c，进而决定光子衰减率 κ = ω₀/Q_c。κ 太小，读取脉冲需要很长才能填满谐振器，读取变慢；κ 太大，谐振器对量子比特的反作用增强，可能引入额外的弛豫通道。工程上常把目标定在 κ/2π 约几 MHz 到十几 MHz 的量级，再通过指叉电容的指对数、指长与间距去逼近。这里必须提醒：上述数值均为教学示例假设，真实设计需以具体工艺的电磁仿真为准。

第三个容易被忽视的参数是色散频移 χ。它由耦合强度 g 与比特—谐振器失谐 Δ 共同决定，近似有 χ ≈ g²/Δ。χ 决定了 |0⟩ 与 |1⟩ 在谐振器上产生的频率分离量，也就决定了读取信号的信噪比。设计时通常先固定比特频率与谐振器频率的失谐量，再反推所需的 g，而 g 又由比特与谐振器之间的耦合电容几何决定。于是“频率规划—耦合几何—读取性能”形成一条闭环，任何一环改动都要重新检查另外两环。

本课程的学习路径正是围绕这条闭环展开。第一阶段建立物理图像：理解传输线谐振器的驻波条件、品质因数的分解（Q_i、Q_c 与总 Q）以及色散读取的信号来源。第二阶段进入参数计算：从目标 f₀ 与 κ 出发，确定长度、耦合电容与线宽的初值，并学会用解析估算快速筛选方案。第三阶段做仿真与版图：用本征模或 S 参数仿真校验频率与 Q 值，检查多比特之间的频率冲突，输出带工艺裕量的参数表。第四阶段是测试与复盘：把低温测得的谐振频率、Q 值与设计值对比，定位偏差来源是刻蚀线宽、介质损耗还是耦合电容加工误差。

为了让读者对“可交付成果”有具体预期，本课程最终会形成一份谐振器参数表，字段包括：器件编号、目标 f₀、设计长度、线宽、间隙、耦合指对数、仿真 Q_c、仿真 Q_i、预留频率裕量。下表给出一个仅用于说明格式的示例行，数值为合理假设而非实测结果。