3. 串扰路径的典型拓扑结构
在超导量子芯片中，串扰并不是一个"点"上的问题，而是沿着物理连接与电磁耦合通道传播的"路径"问题。要定位串扰，第一步不是急着测数据，而是先把芯片上可能存在的传播拓扑画清楚：信号从哪来、经过哪些结构、在哪个节点泄漏、最终耦合到哪个量子比特或读取通道。本节按四个典型层级展开——控制线到量子比特、比特与比特之间、读取谐振腔与馈线、封装与外部布线——并说明每一层的耦合机理、可观测特征与定位切入点。
一、控制线到量子比特：最直接也最容易被低估的路径
每个超导量子比特通常通过一条 XY 驱动线和一条 Z 磁通线（或共用一条微波线）与室温电子学相连。理想情况下，驱动线只对本比特施加场，但实际上这条线从室温一路延伸到芯片表面，再经焊盘、引线键合、共面波导或微带线靠近比特。这条"长线"本身就是一条高效的天线：它在比特附近的电场分布会不可避免地覆盖邻近比特，形成近场电容耦合；同时，驱动线与磁通线之间的互容/互感会把调制信号串到另一条控制通道上。
这一路径的典型特征是：串扰强度随驱动线末端与目标比特的几何距离快速衰减，但对同一芯片上相邻比特往往呈现"近强远弱"的梯度；当驱动功率提高时，泄漏到邻近比特的等效 Rabi 频率近似线性增长。定位时常用的做法是：只对比特 A 施加驱动，扫描频率与功率，同时用比特 B 的 Ramsey 或 Rabi 实验观察其是否出现非零响应。若 B 的响应频率与 A 的驱动频率一致、且幅度随 A 的功率线性变化，基本可判定为控制线近场泄漏；若响应出现在 A 的调制边带上，则更可能是控制线之间的互调或磁通线串扰。
二、比特间耦合：设计内的耦合与设计外的残余耦合
超导比特之间通过耦合器（耦合腔、可调耦合器或直接电容）实现两比特门，这是"有意设计"的耦合。串扰定位真正关心的是残余耦合：当耦合器关闭或调谐到空闲点时，两比特之间仍存在的 ZZ 相互作用、寄生电容耦合或经由共同读取谐振腔的间接耦合。残余耦合的典型表现是：对一个比特施加 π 脉冲或频率调制时，邻近比特的跃迁频率发生微小移动，即所谓的 AC Stark 频移；在双比特门关闭状态下做 Ramsey 干涉，会看到邻近比特的相位随另一比特状态变化。
定位比特间残余耦合时，一个有效手段是"单比特激发、多比特读出"：依次激发每个比特，记录所有比特的读出响应矩阵。矩阵中非对角元显著偏大，说明该对之间存在异常耦合路径。需要注意区分直接耦合与经由读取谐振腔的间接耦合——前者随比特间距衰减，后者则与两比特是否共享同一谐振腔或馈线强相关，可通过改变读取谐振腔频率或失谐量来验证。
三、读取谐振腔与馈线：共享通道带来的"集体"串扰
在频分复用读取架构中，多个读取谐振腔耦合到同一条公共馈线上，各自占据不同频段。这条共享馈线是串扰的"高速公路"：一个谐振腔的强驱动会通过馈线泄漏到相邻谐振腔，形成读取通道间的直接串扰；同时，谐振腔与比特之间的耦合会使读取驱动在比特上产生 AC Stark 频移，形成读取对比特的串扰。此外，当两个谐振腔频率接近或存在非线性混频时，还会出现互调产物落在其他读取频段内的情形。
这一层的定位思路是"频域分离 + 功率扫描"：单独驱动某一读取谐振腔，扫描其功率，观察其他读取通道的基线是否抬升、信噪比是否下降；若串扰随驱动功率非线性增长，往往指向谐振腔非线性或混频；若近似线性，则更可能是馈线直接泄漏。工程上还会检查谐振腔之间的隔离度设计，例如在馈线上加入隔离结构、调整谐振腔与馈线的耦合强度，或重新分配复用频段以拉开间隔。
四、封装级路径：芯片之外，往往才是"最后一公里"
很多串扰问题在芯片内部找不到明显原因，根源却在封装与外部布线：引线键合的电感与互感、PCB 走线之间的容性耦合、封装腔体的腔模共振、以及多通道室温电子学之间的地环路与电源串扰。封装级路径的特点是频段宽、随装配变化大、批次间一致性差。典型现象是：同一设计的不同样品串扰水平差异明显，或更换键合线长度、调整 PCB 布局后串扰显著改变。
定位封装级串扰时，可先做"断点隔离"：将可疑通道在封装处断开或端接匹配负载，观察串扰是否消失；再用近场探头扫描封装表面与 PCB 走线，寻找异常辐射点；对腔模共振，可通过改变腔体尺寸或加入吸波材料验证。由于封装路径涉及机械与电磁双重因素，通常需要与芯片级测量交叉比对，才能把串扰归因到具体层级。
五、把四层路径串起来看：定位顺序与判据
实际定位时，建议按"由外到内、由强到弱"的顺序排查：先确认封装与外部布线是否存在明显异常（换样品、断点隔离、近场扫描），再检查读取馈线与谐振腔的共享通道串扰（频域分离、功率扫描），然后测量比特间残余耦合矩阵，最后回到控制线近场泄漏。这样做的原因是：封装级问题往往影响全局、且会污染芯片级测量结果；若先做芯片级精细测量，可能把封装串扰误判为比特间耦合。
每一层都有相对独立的判据：控制线泄漏看"单驱多测"的线性响应；比特间残余耦合看激发矩阵的非对角元与失谐依赖性；读取通道串扰看基线抬升与信噪比退化随读取功率的变化；封装级路径看批次差异、装配敏感性与断点隔离后的消失现象。把这些判据与拓扑图对照，就能把"串扰大"这个笼统现象，收敛到具体的物理路径上，为后续的抑制措施（隔离设计、频段重排、屏蔽与滤波、封装优化）提供明确靶点。