1. 课程导入与建模目标

在超导量子计算硬件设计中,量子比特之间能否实现可控、可调、低损耗的耦合,直接决定了双比特门保真度、串扰水平以及芯片的可扩展性。耦合器(Coupler)正是承担这一任务的电路元件:它既要在需要时把两个量子比特"连起来",又要在不需要时把相互作用"关掉"。而耦合器电路建模,就是在流片之前,用电磁场求解与电路仿真手段,定量预测耦合强度、寄生电容、频率色散与损耗来源,从而把设计从"画版图"推进到"可验证的工程对象"。

本节作为全课程导入,需要先建立三件事的整体认知:耦合器有哪些典型实现形式、建模要回答哪些问题、以及用什么样的工具链把这些问题串起来。

一、为什么耦合器必须建模

耦合器不是理想导线。以最常见的电容耦合为例,两个 transmon 比特通过一段叉指电容或间隙电容相连,耦合强度 g 与互电容 Cc 近似满足 g ∝ Cc / √(C1C2)(在弱耦合、比特频率接近时成立)。这意味着版图上 1 μm 的间隙变化、介质层厚度的 ±5% 偏差,都可能让 g/2π 从设计的 15 MHz 漂移到 12 MHz 或 18 MHz,进而改变 iSWAP 门的时长与相位误差。更麻烦的是,耦合器同时引入寄生电容到地、增加参与比损失,并可能成为串扰与两能级缺陷(TLS)损耗的通道。

因此建模目标可以归纳为四个可量化的输出:耦合强度 g 及其可调范围、比特频率与色散位移、寄生参数与参与比、损耗与串扰路径。这四个量共同决定了一个耦合器方案是否可用。

二、三类典型耦合器

电容耦合是最直接的形式:两比特通过一个电容网络相连,结构简单、参数少,但耦合强度固定,只能靠频率失谐间接调节,适合固定耦合场景。电感耦合通过共享超导回路或互感实现,耦合更强,但更容易引入磁通噪声与非线性。谐振腔耦合则引入一个中间谐振腔(或可调耦合器),比特与腔之间通过 gqc 耦合,腔频率可调时即可实现耦合的开关与调制,是当前可调耦合架构的主流,代价是多了腔的寄生模式与频率碰撞风险。

三类方案在建模上的侧重点并不相同:电容耦合重在精确提取互电容矩阵;电感耦合重在回路电感与互感的一致性;谐振腔耦合则必须同时处理分布参数的腔模与集总参数的约瑟夫森结,属于"场—路混合"问题。

三、建模流程与工具链

一个可复用的建模流程通常分四步:几何与材料输入 → 电磁场提取 → 等效电路生成 → 电路级仿真与指标判读。几何来自版图(GDS),材料包括衬底介电常数、金属膜厚、界面损耗角;电磁场提取得到电容矩阵、电感矩阵或 S 参数;随后把分布结果压缩为集总等效电路(含约瑟夫森结的非线性),最后在时域或频域仿真中读出 g、频率、色散与门时间。

工具链上,ANSYS HFSS/Q3D 负责三维场提取与电容矩阵,Sonnet 适合平面结构的矩量法快速扫参,Qiskit Metal 提供参数化版图与"设计—分析"流程编排,SPICE(含 Josephson 结模型)承担最终的电路级验证。四者不是替代关系,而是分工:场工具给参数,路工具给行为。

量子比特耦合器建模:类型—流程—工具链 典型耦合器类型 电容耦合 互电容 Cc 决定 g 固定耦合 电感耦合 互感 M 与回路电感 强耦合 谐振腔耦合 腔 可调腔频 → 耦合开关 可调 建模流程 几何与材料 GDS / 介电常数 场提取 C 矩阵 / S 参数 等效电路 集总 + 约瑟夫森结 电路仿真 g / 频率 / 门时间 工具链分工 ANSYS HFSS / Q3D 三维场提取 电容矩阵、损耗 Sonnet 平面矩量法 快速扫参 Qiskit Metal 参数化版图 流程编排 SPICE(含 JJ 模型) 电路级验证 时域 / 频域行为 场工具给参数,路工具给行为;四者分工协作而非相互替代

四、一个可操作的建模示例

假设我们要评估一对 transmon 比特通过间隙电容耦合的方案。给定版图:两比特 pad 间距 6 μm,pad 尺寸 400 μm × 400 μm,衬底为蓝宝石(εr ≈ 10),金属膜厚 200 nm。建模时先在 Q3D 中建立含衬底与金属的三维模型,设置 5 GHz 自适应网格,提取得到互电容 Cc ≈ 0.42 fF、各比特对地电容 C1 ≈ C2 ≈ 95 fF。代入弱耦合近似:

g/2π ≈ (1/2π) · (Cc / √(C1·C2)) · √(ω1·ω2)
取 ω1/2π = 5.0 GHz, ω2/2π = 5.2 GHz
g/2π ≈ (1/2π) · (0.42/95) · 2π·√(5.0·5.2) GHz
     ≈ 0.0044 × 5.10 GHz ≈ 22.5 MHz

这个 22.5 MHz 是示例性估算,用于说明量级与灵敏度,并非实测值。接着把 Cc、C1、C2 与约瑟夫森结参数(EJ/EC ≈ 50)写入 SPICE 网表,做瞬态仿真观察 iSWAP 门在 √2·π/(2g) ≈ 31 ns 附近的布居交换,并检查频率失谐 ±50 MHz 时门保真度的退化趋势。若 g 偏小,可回到版图把间隙缩到 5 μm 重跑 Q3D,形成"版图—场—路"的闭环迭代。

建模时务必固定参照约定:本文所有耦合强度均以 g/2π(单位 MHz)表示,频率以 GHz 表示,电容以 fF 表示;互电容定义为两比特 pad 之间的直接电容,不含对地分量。切换工具或论文数据时须先核对定义,否则数值不可直接比较。

五、本课程的组织逻辑