3. 芯片衬底与材料体系选择

超导量子芯片的性能上限，很大程度上在“选材”阶段就被部分决定了。衬底决定了微波损耗、介电环境和晶圆级工艺的可行性；超导薄膜决定了结的临界参数、能隙与准粒子行为；界面与封装则决定了这些材料能否在毫开尔文温区稳定共存。本节从衬底、超导薄膜、界面与工艺兼容性四个层面，说明材料体系的选择依据，以及它们如何影响相干时间。

一、衬底：低损耗与晶格匹配的权衡

衬底首先是一个“微波介质”。在量子比特工作频率（典型 4～8 GHz）下，衬底中的极化损耗、缺陷态吸收和表面参与比（surface participation ratio）会直接转化为能量衰减。因此选衬底的核心指标是：低损耗角正切、高电阻率、低缺陷密度、与薄膜的良好晶格/热膨胀匹配，以及可获得的晶圆尺寸。

高阻硅（HR-Si）是当前主流选择之一。区熔法（FZ）生长的本征硅电阻率可达 10 kΩ·cm 以上，损耗角正切在低温下可低至 10⁻⁶ 量级，且与 CMOS 产线完全兼容，适合 200 mm/300 mm 晶圆。硅的缺点是天然氧化层和界面态会引入两能级系统（TLS）损耗，通常需要氢氟酸去除原生氧化层后原位生长或沉积薄膜。硅的晶格常数与铝、铌差异较大，但超导薄膜多为多晶生长，晶格匹配并非首要约束。

蓝宝石（c 面 Al₂O₃）的介电常数约 9～10，损耗角正切在低温下同样很低，且化学稳定性好、热导率优于硅（约 35 W/m·K 对硅的约 1～5 W/m·K 低温值，视纯度而定），有利于散热。蓝宝石的短板是晶圆尺寸受限（常见 100 mm/150 mm）、成本高、与硅基工艺线兼容性差，且热膨胀系数与铝、铌差异明显，大面积薄膜易产生应力开裂。它更适合对损耗极敏感、规模中等的芯片。

其他候选包括高阻 SiC、石英和 SOI。SOI 可利用埋氧层隔离衬底损耗，但埋氧层本身可能成为损耗来源；SiC 热导率极高，适合高功率密度场景，但工艺成熟度与成本仍是障碍。实际选型时，应把“衬底损耗”与“界面损耗”分开评估：衬底本征损耗再低，若表面处理不当，TLS 损耗仍会主导。

二、超导薄膜：临界参数与能隙的取舍

超导薄膜的选择围绕三个量展开：临界温度 T_c、能隙 Δ 与临界磁场/临界电流，以及薄膜的均匀性与界面质量。量子比特的工作温度通常为 10～20 mK，远低于常见超导体的 T_c，因此 T_c 本身不是唯一指标，更重要的是能隙大小（决定准粒子激发阈值）、薄膜应力、氧化敏感性和刻蚀可控性。

铝（Al）是约瑟夫森结和量子比特最常用的材料。T_c 约 1.2 K，能隙约 0.18 meV，与铝氧化形成的 AlO_x 隧道势垒天然匹配，结工艺成熟、重复性好。铝的缺点是临界磁场低、易氧化，且 T_c 低意味着对热激发和准粒子更敏感；但正因能隙小，准粒子密度在极低温下也低，实际相干表现优秀。铝薄膜通常用电子束蒸发或磁控溅射沉积，厚度在几十到几百纳米。

铌（Nb）的 T_c 约 9.2 K，能隙约 1.5 meV，临界磁场和临界电流远高于铝，适合做共面波导、接地平面和较大规模的布线。铌的难点在于刻蚀（常用反应离子刻蚀或氟基工艺）和应力控制，且铌与铝的界面可能形成合金或氧化物，影响结质量。因此常见做法是“铌做布线、铝做结”的混合体系。

氮化钛（TiN）是一种高动感电感材料，T_c 可通过氮含量和沉积条件在 1～5 K 范围调节，动感电感大，适合做高阻抗传输线、动感电感型量子比特和参量放大器。TiN 的优点是 CMOS 兼容、热稳定性好、不易氧化；缺点是 T_c 和电阻率对工艺参数敏感，薄膜均匀性和重复性控制难度较高，且能隙相对较小，准粒子行为需要仔细评估。

此外，氮化铌（NbN）T_c 高但损耗和均匀性挑战大，多用于探测器而非量子比特；铅基材料因毒性和工艺兼容性问题已较少使用。选材时应把“结材料”和“布线材料”分开考虑：结要求低损耗、可控氧化势垒和良好重复性，布线要求低损耗、高临界参数和易刻蚀。

三、材料如何影响相干时间

相干时间 T₁ 和 T₂ 的衰减主要来自能量损耗与退相位。材料层面的贡献可归纳为三条路径：

• 介质损耗：衬底、薄膜表面氧化层、界面层中的 TLS 吸收微波能量，表现为 T₁ 下降。降低表面参与比、去除原生氧化层、优化刻蚀后清洗，是直接手段。
• 准粒子与涡旋：薄膜中的准粒子、磁通涡旋和缺陷会引入额外损耗与噪声。选择能隙较大、临界磁场较高的材料（如铌）可抑制涡旋，但需权衡结工艺。
• 界面与应力：薄膜与衬底的晶格/热膨胀失配会产生应力和缺陷，形成两能级系统。退火、缓冲层和沉积温度控制是常见缓解方式。

需要强调的是，材料本征损耗往往不是唯一瓶颈。同样的铝膜，在不同衬底、不同清洗和封装条件下，T₁ 可能相差数倍。因此材料选择必须与界面工程、封装和测量条件一起评估。

四、工艺兼容性：从单步到整片

材料体系能否落地，取决于它能否通过整条工艺链。关键兼容性包括：

• 热预算：铝结通常在沉积后不再经历高温，而铌布线和 TiN 可能需要较高沉积温度，顺序安排不当会破坏隧道势垒。
• 刻蚀选择性：铌、TiN 与铝的刻蚀气体和掩膜体系不同，混合体系需要多套刻蚀配方，并防止过刻蚀损伤下层。
• 氧化与清洗：铝易氧化，结界面需要在原位或受控环境中形成；衬底清洗（如 HF、等离子体）会改变表面终止态，影响薄膜附着和 TLS 密度。
• 晶圆级均匀性：蓝宝石与硅的热膨胀差异会影响大面积薄膜应力，进而影响频率一致性和成品率。

五、选型建议与常见误区

综合来看，材料体系没有“唯一最优解”，只有与目标匹配的组合。若追求与 CMOS 产线兼容和晶圆级扩展，高阻硅加铝结加铌布线是成熟路线；若追求极低损耗且规模适中，蓝宝石衬底值得考虑；若需要大动感电感或高阻抗传输线，TiN 是有力的补充。选型时应先明确约束：晶圆尺寸、热预算、结工艺来源、封装方式和目标 T₁/T₂ 指标，再逐项排除不兼容组合。

常见误区有三：其一，只看衬底本征损耗，忽视表面处理和界面损耗；其二，把 T_c 当作唯一指标，忽略能隙、应力和氧化敏感性；其三，先定材料再补工艺，导致热预算或刻蚀顺序冲突。更稳妥的做法是先画出工艺链，标出每一步的温度、气氛和刻蚀体系，再检查材料是否全程兼容。材料体系的选择，本质上是一次“损耗—工艺—可扩展性”的三方平衡。