3. 低温热物性与材料参数
在常温下做热分析,工程师习惯把硅、铜、二氧化硅的热导率当成一组“差不多稳定”的常数。但芯片一旦进入低温环境——比如 77 K 的液氮温区、4 K 的液氦温区,或者空间探测器被动辐射降温到的 100 K 左右——这些参数会发生数量级的变化,而且变化方向并不一致。如果仍用 300 K 的物性去估算低温热负载,误差可能达到数倍,直接导致冷头选型偏小或热预算失控。本节要解决的核心问题就是:三类关键材料在低温下的热导率、比热容、热膨胀系数各自怎么变,以及这些变化如何进入热负载计算。
一、热导率:三条完全不同的低温曲线
热导率 k 决定单位温差下能传导多少热流,是热负载计算中最敏感的物性。三类材料在低温下的行为差异极大,必须分开理解。
硅(单晶):先升后降,存在峰值。 硅的热导率由晶格声子导热主导。300 K 时约 148 W/(m·K),随着温度降低,声子-声子 Umklapp 散射迅速减弱,热导率反而上升,在 20~30 K 附近达到峰值,可超过 1000 W/(m·K)(具体数值强烈依赖掺杂浓度与缺陷密度);温度继续降到 10 K 以下,可激发的声子数目按 T³ 规律减少,热导率又快速回落。这意味着:在 77 K 附近,硅其实是极好的导热体;而在 4 K 附近,高纯硅的导热能力已明显下降,重掺杂硅甚至可能降到个位数。
金属互连(以铜为代表):低温下大幅提升。 金属导热由电子主导。铜在 300 K 约 400 W/(m·K),到 100 K 附近可升至约 500~600 W/(m·K),在 20 K 左右达到数千 W/(m·K) 的峰值。原因是电子-声子散射随温度降低而减弱,而电子比热虽小,电子热导却很高。对互连层而言,低温下铜布线是“热短路”的主要通道,热量会沿着金属层快速从热端扩散到冷端,这一点在布线规划时必须正视。
介质层(SiO₂、低 k 介质):低温下反而变差。 非晶二氧化硅以声子导热为主,但无序结构带来强烈的散射。300 K 时约 1.3~1.4 W/(m·K),随温度降低而单调下降,到 100 K 时约 0.7~0.8 W/(m·K),到 10 K 以下可低至 0.1 W/(m·K) 量级。低 k 介质因孔隙率更高,导热更差。介质层在低温下是名副其实的“热障”,会显著抬高芯片有源区到衬底、再到冷头的热阻。
二、比热容:决定“降温要带走多少热”
比热容 c 影响的是瞬态与降温过程。稳态热负载主要由热阻和温差决定,但当系统从常温降到目标低温时,芯片、封装、冷板本身都要被“冷却下来”,这部分显热 Q = m·∫c(T)dT 必须由制冷机承担。低温下比热容按德拜模型随 T³ 下降:硅在 300 K 约 0.7 J/(g·K),到 100 K 降到约 0.2 J/(g·K),到 20 K 只有约 0.01 J/(g·K) 量级;铜在 300 K 约 0.385 J/(g·K),100 K 约 0.25 J/(g·K),低温下电子比热贡献很小。介质层比热与硅接近但略低。
实际含义是:降温初段(300 K→100 K)需要带走的热量远大于深低温段。如果按常温比热线性外推,会高估深低温段的显热,却可能低估 100 K 附近的降温负荷。工程上通常把降温过程分段积分,或直接查材料低温物性表做数值积分,而不是用一个平均比热。
三、热膨胀系数:低温循环的机械隐患
热膨胀系数 CTE 在低温下同样显著下降。硅的 CTE 从 300 K 的约 2.6×10⁻⁶/K 降到 100 K 的约 1×10⁻⁶/K 以下,到 20 K 附近接近零甚至为负(硅在极低温存在微弱负膨胀区)。铜的 CTE 从约 17×10⁻⁶/K 降到 100 K 的约 10×10⁻⁶/K。介质层(SiO₂)约 0.5×10⁻⁶/K,且随温度降低变化相对平缓。
关键在于失配量而非绝对值。铜与硅的 CTE 相差约 6~15 倍,在降温与复温循环中,互连层与硅衬底之间会产生热应力,可能引发介质开裂、焊点疲劳或界面分层。低温热负载计算本身不直接包含 CTE,但布线规划必须考虑:宽铜线、大面积金属块在低温循环中应力更集中,应通过分段布线、增加缓冲层或选择 CTE 更匹配的界面材料来缓解。
四、把物性变化带入热负载计算:一个示例
假设某芯片有源区面积 A = 1 cm²,从有源区经 500 μm 硅衬底、20 μm 界面材料到 77 K 冷头,芯片功耗 2 W。若直接用 300 K 物性:硅 k=148、界面材料 k=3,算得硅热阻约 0.034 K/W、界面热阻约 0.067 K/W,总温升仅约 0.2 K,看起来“毫无压力”。但换到 77 K 附近:硅 k 取约 500 W/(m·K)(峰值附近),热阻降到约 0.01 K/W;而界面材料在低温下 k 可能降到 1 W/(m·K) 左右,热阻升到约 0.2 K/W。总热阻反而由界面层主导,且与常温估算的分布完全不同。
更贴近实际的做法是:沿热流路径把结构离散成若干段,每段用该段平均温度对应的 k(T) 计算分段热阻,再串联求和;对降温显热则用 c(T) 分段积分。下面给出一个可直接套用的分段计算表模板(数值为示例假设,需按实际材料与温度查表替换):
| 热流段 | 材料 | 厚度 L | 工作温度区间 | 取用 k (W/m·K) | 分段热阻 R=L/(kA) |
|---|---|---|---|---|---|
| 有源区→衬底 | 单晶硅 | 500 μm | 80~100 K | 约 500(示例) | 约 0.010 K/W |
| 衬底→界面 | 界面材料 | 20 μm | 77~90 K | 约 1.0(示例) | 约 0.200 K/W |
| 界面→冷头 | 焊料/冷板 | — | 77 K | 按实测 | 按接触热阻计 |
小结本节要点:硅与铜在低温下热导率上升(硅有峰值、铜峰值更深低温),介质层热导率下降成为热障;比热容按 T³ 规律下降,决定降温显热的分段特征;CTE 随温度降低而减小,但铜硅失配仍是低温循环的主要机械风险。热负载计算必须把 k(T)、c(T) 作为温度函数分段处理,并在布线规划中同时考虑金属热短路与 CTE 失配两个方向的影响。