3. AWG硬件架构与关键指标

任意波形发生器(AWG)在量子控制系统中承担的角色,是把数字域计算出的控制脉冲转换成物理世界中的电压或电流信号。它不是一个"黑盒信号源",而是一条由数字存储、数模转换、模拟前端和输出级串联而成的信号链。理解这条链上每个环节的硬件指标,才能判断一条量子控制波形在到达量子比特之前会被"塑形"成什么样子。本节围绕采样率、模拟带宽、垂直分辨率、通道数、内存深度和输出模式六项关键指标展开,重点说明它们各自约束波形的哪个维度,以及在实际选型与编程中如何权衡。

一、信号链视角下的AWG内部结构

典型AWG的内部数据通路可以概括为:波形内存 → 序列/指令控制 → 数字上变频或插值 → DAC → 模拟低通滤波 → 放大器/衰减器 → 输出端口。波形内存中存放的是离散采样点;DAC按采样时钟逐点转换;模拟前端则决定了DAC输出中哪些频率成分能被"放行"。因此,采样率与带宽共同决定时间轴上的保真度,垂直分辨率决定幅度轴上的量化精度,内存深度决定单次可播放波形的时长,通道数决定多路信号的同步能力,输出模式则决定信号以何种电气形式送达负载。

AWG 信号链与关键指标的约束位置 波形内存 采样点序列 内存深度 序列与指令 循环/跳转/触发 输出模式 DAC 采样率 fs 垂直分辨率 N 模拟前端 低通滤波 模拟带宽 输出级 放大/衰减 单端/差分 量子 器件 单段时长 = 深度 ÷ fs 奈奎斯特上限 fs/2 量化步长 Vpp/2^N 边沿被平滑 高频分量衰减 对量子波形质量的影响路径 采样率不足 → 脉冲边沿与高频包络失真,门操作误差增大 分辨率不足 → 幅度量化噪声抬高,低幅微波脉冲信噪比下降 带宽不足 → 方波上升沿变缓,选择性脉冲频率成分被削 通道不同步 → 多比特串扰补偿与IQ调制相位失配

二、采样率:时间轴上的第一道门槛

采样率 fs 决定相邻采样点之间的时间间隔 Δt = 1/fs。按奈奎斯特定理,AWG能够无混叠合成的最高频率为 fs/2,但工程上通常只用到 fs/2 的 1/3 至 1/2,因为靠近奈奎斯特上限时重建滤波器的过渡带过窄,实现代价高。举例来说,若需要直接合成一个载频 100 MHz 的中频脉冲,fs 至少应取 400 MSa/s 以上,实际常选 1 GSa/s 量级以留出余量。

采样率还直接决定时间分辨率。假设 fs = 1 GSa/s,则 Δt = 1 ns。若想通过调节脉冲包络的上升沿来抑制泄漏到相邻能级的频率成分,边沿时间只能以 1 ns 为步进调整。对于超导量子比特常见的 20~30 ns 高斯边沿,1 ns 的步进已足够;但对于需要精细整形(如 DRAG 校正中的导数项)的场景,边沿形状的细微差别会影响门保真度,此时更高的 fs 或数字插值就变得重要。

三、模拟带宽:不是采样率够就万事大吉

模拟带宽指输出级和前端滤波器能够通过的频率范围,通常以 -3 dB 点定义。它和采样率是两个独立指标:一台 fs = 2 GSa/s 的AWG,模拟带宽可能只有 500 MHz。当脉冲中含有接近或超过带宽的频率成分时,这些成分会被衰减并产生相位延迟,表现为方波上升沿变圆、窄脉冲幅度被压低、多频脉冲中各成分相对幅度改变。

在量子控制中,这一点尤其关键。选择性脉冲(如用于频率复用读出的长脉冲)依赖精确的频率成分分布,若带宽不足,脉冲的频谱形状会偏离设计值,导致对目标比特的选择性下降。工程上的做法是:先根据脉冲频谱的主要能量范围确定带宽需求,再留出 1.5~2 倍余量;对于需要陡峭边沿的方波类脉冲,则要接受带宽对边沿时间的物理限制,上升沿时间大致满足 t_r ≈ 0.35 / BW。

四、垂直分辨率:幅度轴的量化精度

垂直分辨率 N 位决定 DAC 能区分的幅度级数 2^N。若输出满量程为 Vpp,则量化步长为 Vpp/2^N。以 14 位、满量程 1 V 为例,步长约 61 μV;若换成 10 位,步长则约 977 μV。量化误差表现为叠加在波形上的宽带噪声,其均方根值约为步长除以 √12。

量子控制中,低幅脉冲(例如单光子级别的微波驱动或精细的偏置调节)对量化噪声更敏感。若 AWG 满量程为 1 V 而实际只用 10 mV 幅度,则有效位数会大幅下降——这提示我们应优先使用输出衰减或量程切换,让 DAC 工作在接近满量程的区域,而不是靠数字缩放把小幅信号"挤"在低位上。此外,分辨率与采样率往往存在硬件折中:同一 DAC 在更高采样率下可能牺牲有效位数,选型时需查看数据手册中"有效位数(ENOB)"而非仅看标称位数。

五、通道数、内存深度与输出模式

通道数决定能同时输出多少路独立信号。超导量子比特的 XY 驱动通常需要 I/Q 两路构成复数包络,若采用外部IQ混频,则一个比特至少占两个通道;多比特系统还需考虑读出行、磁通偏置行。通道数不足时只能靠外部开关矩阵分时复用,但会引入切换延迟和相位不连续。选型时应按"比特数 × 每比特所需通道 + 全局参考通道"估算,并预留 20% 余量。

内存深度决定单段波形的最长播放时间:T = 深度 / fs。例如 16 M 采样点、fs = 1 GSa/s 时,单段最长 16 ms。对于需要长时间保持的偏置斜坡或慢速扫描,内存深度是硬约束;对于短脉冲序列,则更依赖序列器的循环与跳转能力,用少量内存反复播放同一段波形。实际编程中应把"长静态段"与"短高频段"分开存放,避免为了一段长保持而占用大量高速内存。

输出模式包括单端/差分、直流耦合/交流耦合、以及直接输出与数字上变频等。差分输出能抑制共模噪声,适合长电缆传输;直流耦合允许输出任意偏置电平,适合磁通偏置;交流耦合则隔断直流,适合纯射频驱动。输出阻抗(常见 50 Ω)与负载匹配不当会引起反射和幅度损失,在连接量子器件前应确认链路中各环节的阻抗与衰减配置。

六、指标权衡的实践判断

六项指标并非越高越好,而是要与量子器件的物理参数匹配。一个实用的判断顺序是:先由目标脉冲的最高频率成分确定采样率与带宽下限;再由最小可控幅度与噪声预算确定分辨率;然后按比特规模与同步需求确定通道数;最后用最长保持时间与序列复杂度确定内存深度。任何一项明显短板都会在波形上留下可观测的痕迹——边沿变缓、幅度台阶、通道间相位漂移或序列被迫截断。把这些痕迹与指标对应起来,是从"会配置AWG"走向"能诊断波形质量"的关键一步。