1. 课程导入与读出链路频率规划全景
在超导量子计算系统中，量子比特的状态并不会直接以“0”或“1”的形式呈现给仪器。它最终表现为一段极其微弱的微波信号，需要经过一条由室温电子学与低温器件共同构成的读出链路，才能被数字化并判读为量子态。频率规划，就是在这条链路上为每一段信号安排“住在哪个频段、走哪条通道、和谁保持多远距离”的顶层设计工作。它决定了读出信号能否被干净地放大、下变频和采样，也决定了多比特系统能否在同一根馈线上并行读出而不互相干扰。
本课程围绕“量子比特读出链路频率规划”展开，共 30 节。作为开篇，本节先建立全景认知：读出链路由哪些环节组成，频率规划在其中处于什么位置，以及后续各节将沿着怎样的任务路线逐步深入。
读出链路的基本组成
典型的超导量子比特色散读出链路，从量子芯片端到数据采集端大致包含以下环节：
- 读出谐振腔与量子比特：比特通过色散耦合把状态信息映射到谐振腔的谐振频率上，腔频随比特状态发生微小偏移（通常为几十 kHz 到数 MHz 量级）。
- 量子限制放大器：如 JPA、JTWPA 等近量子极限放大器，位于低温级，负责在噪声被后续器件淹没之前放大微弱信号。
- 低温 HEMT 放大器：通常位于 4 K 级，提供约 30～40 dB 增益，是链路噪声温度的主要贡献者之一。
- 同轴线与隔离器、滤波器：承担信号传输、方向隔离与带外噪声抑制。
- 室温下变频与中频处理：通过混频器把射频信号搬移到中频，再由 ADC 采样。
- 数字解调与态判读：在 FPGA 或软件中完成 IQ 解调、积分与阈值判别。
这条链路同时存在两条方向相反的路径：下行激励路径（室温源→芯片）和上行读出路径（芯片→室温采集）。频率规划必须同时照顾这两条路径，因为激励端的泄漏、混频杂散、放大器增益带与滤波器通带都会在频域上相互制约。
频率规划在链路中的位置
从图中可以看出，频率规划并不是链路中的某一个器件，而是横跨所有环节的约束层。它向下约束器件选型与布线，向上约束数字处理参数。具体来说，频率规划要回答四类问题：
- 腔频怎么排：多个读出腔在频域上如何分布，间隔多大才能既保证频分复用密度，又避免相邻腔串扰与放大器增益起伏带来的不均匀。
- 激励频率怎么定：每个腔的探测音频率、本振频率与中频如何构成一条自洽的频率链，使目标信号落在 ADC 有效带宽内。
- 杂散往哪里躲：混频器的和频、差频、本振泄漏、放大器谐波等产物，必须与目标中频保持足够间隔。
- 带宽怎么匹配：腔线宽、放大器增益带、滤波器通带、中频带宽与采样率之间要形成包含关系，而不是相互切割。
举个教学示例（以下参数为合理假设，用于说明规划思路，非实测结果）：假设某读出腔中心频率为 6.800 GHz，腔线宽约 2 MHz，比特态引起的频移约 1.2 MHz。若选择本振 6.750 GHz，则中频为 50 MHz；若 ADC 采样率为 500 MSPS，中频 50 MHz 远低于奈奎斯特频率 250 MHz，采样安全。此时需要检查 6.750 GHz 本振的二次谐波 13.500 GHz 是否落在任何放大器或滤波器的敏感带上，以及镜像频率 6.700 GHz 处是否存在其他腔体。这类逐项核对，正是频率规划的实际工作方式。
学习目标与任务路线
完成本课程后，学习者应能够独立完成一条多比特读出链路的频率规划草案，并对其中的关键取舍给出依据。具体目标包括：理解色散读出对频率选择的物理约束；掌握从腔频到中频再到数字采样率的频率链推导方法；能够识别并规避混频杂散与镜像干扰；能够为频分复用系统分配合理的信道间隔；能够用表格和计算核对规划结果的一致性。
后续内容将沿着“物理约束→链路分解→频率链推导→杂散分析→复用规划→验证核对”的路线推进。每一节都会围绕一个具体的规划决策展开，并尽量给出可复用的参数表、计算过程或核对清单。本节的全景图可作为后续学习的地图：当讲到放大器增益带时，回到图中上行路径；当讲到本振与中频时，回到下行与下变频环节；当讲到复用间隔时，回到腔频分配这一层。
需要强调的是，频率规划没有唯一正确答案，只有在一组给定器件、给定比特参数和给定噪声预算下的合理折中。同一套腔频，换一个放大器或换一个采样率，最优的本振与中频选择就可能改变。因此本课程的重点不在于给出某个“标准频率表”，而在于让读者掌握推导与核对的方法，能够在自己的系统上做出有依据的规划。