3. 任意波形发生器（AWG）产生基带脉冲

在超导量子比特、半导体量子点以及离子阱等量子控制系统中，微波脉冲的包络形状直接决定了操控的保真度。任意波形发生器（AWG）通过数字方式合成基带包络，再经上变频搬移到微波频段，因此AWG本身的几个关键指标——采样率、垂直分辨率、输出带宽和存储深度——共同决定了最终脉冲包络的保真度。本节以高斯型基带脉冲为设计对象，说明这些参数如何影响波形质量，并给出一个可复现的波形设计流程。

四个关键指标如何作用于包络

采样率决定了时间轴上的离散化程度。根据奈奎斯特准则，AWG能无混叠输出的最高频率为采样率的一半，但实际工程中通常只用到约1/3至1/2。对于高斯脉冲，其频谱为高斯型，能量集中在低频，但边沿陡峭程度由脉宽决定。若采样率不足，脉冲顶部和拖尾会被粗量化，出现阶梯状失真。

垂直分辨率（通常为14位或16位）决定了幅度轴的量化台阶。高斯脉冲的拖尾幅度很小，若分辨率不足，拖尾会被量化噪声淹没，导致脉冲截断感明显，等效于包络失真。分辨率越高，小幅度区域的细节越完整。

输出带宽是模拟前端（DAC后置滤波器、放大器）的-3dB带宽。它像一个低通滤波器作用于理想包络，使上升沿变缓、顶部出现圆滑。对于高斯脉冲，带宽不足会加宽有效脉宽并改变其高斯形状，进而影响量子门旋转角的标定。

存储深度决定了单次可连续输出的波形点数。高斯脉冲本身点数不多，但在需要长脉冲序列、多段拼接或长时间相干操控时，存储深度不足会导致波形被截断或需要频繁分段触发，引入拼接不连续。

高斯型基带脉冲的设计任务

设目标脉冲为高斯型包络，中心频率在基带（即直接输出包络，后续再上变频），脉宽参数取 σ = 20 ns，总时长取 4σ = 80 ns，峰值幅度归一化为1。高斯包络表达式为：

A(t) = exp( -t² / (2σ²) ),  t ∈ [-2σ, +2σ]

下面按参数选择、离散化、量化、带宽校验、存储核算五个环节展开。

第一步：确定采样率。高斯脉冲的频谱仍为高斯型，其-3dB带宽近似为 f_3dB ≈ 0.187/σ。代入 σ = 20 ns，得 f_3dB ≈ 9.35 MHz。工程上取采样率至少为信号最高有效频率的4倍以上，这里取 f_s = 1 GS/s（采样间隔1 ns），对应80 ns共80个采样点，时间分辨率远高于σ，包络形状可被充分刻画。若降到100 MS/s（间隔10 ns），仅8个点，顶部和拖尾都会明显粗糙。

第二步：核算垂直分辨率。取14位DAC，满量程对应16384个台阶。高斯拖尾在 t = ±2σ 处幅度约为 exp(-2) ≈ 0.135，仍远大于量化台阶（约6×10⁻⁵），因此拖尾细节可保留。若只有8位（256台阶），拖尾区仅约34个台阶，量化噪声相对幅度约0.4%，虽不算致命，但在高保真门操作中会引入可观测的幅度误差。

第三步：校验输出带宽。AWG模拟前端带宽需覆盖脉冲的主要频谱成分。高斯脉冲99%能量集中在约 ±3f_3dB 内，即约28 MHz。选择输出带宽 ≥ 100 MHz 的AWG通道即可让边沿基本不受损。若带宽仅30 MHz，上升沿会被明显拉长，等效σ增大，导致实际旋转角偏离标定值。

第四步：核算存储深度。单脉冲80点，若一次实验需要输出包含1000个脉冲的序列（例如动力学解耦序列），则需至少80000点。若AWG存储深度为64k点，则需分段触发或压缩序列，可能引入段间不连续。设计时应先估算序列总点数，再选择存储深度足够的机型或采用循环播放加触发同步。

波形生成与验证示例

以下为一段可直接参考的Python示例，用于生成离散高斯包络并检查量化误差（参数为示例假设，非实测）：

import numpy as np

fs = 1e9          # 采样率 1 GS/s
sigma = 20e-9     # 高斯参数 20 ns
N_bits = 14       # 垂直分辨率
M = 80            # 采样点数 (4σ)

t = np.arange(M) / fs - 2*sigma
env = np.exp(-t**2 / (2*sigma**2))

# 量化到14位
levels = 2**N_bits - 1
env_q = np.round(env * levels) / levels

# 量化误差评估
err = np.max(np.abs(env - env_q))
print("最大量化误差:", err)   # 约 3e-5 量级

运行后可观察最大量化误差是否远小于拖尾幅度（0.135），若满足则分辨率足够。进一步可将 env_q 写入AWG波形文件（如14位二进制补码格式），下载后用示波器观察实际输出包络，重点检查：顶部是否平坦对称、拖尾是否被截断、上升沿是否因带宽受限而变缓。若发现顶部出现台阶状纹波，应优先怀疑采样率或分辨率不足；若边沿明显圆滑且脉宽变宽，则应检查输出带宽。

参数选择速查

需要强调的是，上述数值属于教学示例中的合理假设，实际器件指标应以数据手册为准。真正落地时，还应把DAC后置滤波器的群延迟、通道间偏斜以及上变频本振泄漏一并纳入包络保真度的评估，因为基带设计只是整条微波信号链的起点。