4. 异频读出前端调理电路设计

异频读出系统的前端调理电路，承担的是“把微弱、带外干扰严重的传感器信号，搬移并整形为可被 ADC 稳定采样的中频信号”这一核心任务。它通常由低噪声放大器（LNA）、抗混叠与带通滤波器、混频器三部分级联构成，三者并非简单串联，而是围绕噪声系数、动态范围与阻抗匹配三个指标相互制约、协同设计。理解这条信号链上每一级的“职责边界”，是前端设计能否成功的关键。

一、三级电路在信号链中的分工

低噪声放大器位于最前端，直接面对传感器或前级耦合网络送来的微弱信号。它的第一职责不是“放大得多”，而是“放大得足够干净”——因为根据级联噪声公式，第一级的噪声系数几乎原样叠加到系统总噪声系数上，后级贡献会被前级增益“稀释”。因此 LNA 应选择低噪声、适中增益的器件，增益过高会把后级混频器的非线性提前暴露，增益过低则后级噪声占比上升。

滤波器分为两个位置：LNA 之前的带通滤波用于抑制强带外干扰，防止 LNA 被阻塞或进入非线性；混频器之后的抗混叠滤波（AAF）用于滤除混频产生的和频、本振泄漏及高次谐波，避免这些分量在 ADC 采样时折叠回中频带内。抗混叠滤波器的截止频率必须与 ADC 采样率匹配，通常要求在其奈奎斯特频率处具有足够的阻带衰减。

混频器完成频率搬移，把载有信息的射频信号与本振信号相乘，输出差频（中频）分量。它的关键指标是转换损耗、线性度（如 IIP3、1dB 压缩点）和端口隔离度。混频器是有损器件，其噪声系数通常等于转换损耗，因此它必须放在 LNA 之后、由 LNA 的增益来“压制”其对总噪声的贡献。

二、噪声系数的分配与计算

级联噪声系数遵循 Friis 公式：NF_total = NF₁ + (NF₂−1)/G₁ + (NF₃−1)/(G₁G₂)。设一个教学示例：LNA 的 NF₁ = 1.5 dB、增益 G₁ = 15 dB（线性约 31.6），带通滤波插损 2 dB（NF₂ ≈ 2 dB，G₂ ≈ 0.63），混频器转换损耗 7 dB（NF₃ = 7 dB，G₃ ≈ 0.2）。代入计算，第二项 (1.58−1)/31.6 ≈ 0.018，第三项 (5.01−1)/(31.6×0.63) ≈ 0.20，总 NF 约为 1.5 + 0.08 + 0.87 ≈ 2.45 dB。可以看到，混频器 7 dB 的噪声系数经过 LNA 增益压制后，对系统只贡献约 0.87 dB。若把 LNA 增益降到 10 dB，第三项将升至约 2.0 dB，系统噪声明显恶化——这正是“前级增益要足够”的定量依据。

三、动态范围与增益预算的折中

噪声系数要求前级增益大，动态范围却要求增益克制。系统动态范围的下限由噪声底决定，上限由链路中最早进入非线性的器件决定。若 LNA 增益过高，混频器输入端的信号与干扰同步放大，容易触及混频器的 1dB 压缩点，产生互调失真；若增益过低，则后级噪声占比上升。工程上常用的做法是：先根据 ADC 满量程和所需中频幅度反推链路总增益，再把大部分增益分配给 LNA，剩余增益放在中频放大级，并在 LNA 与混频器之间插入带通滤波和必要的衰减网络，形成“低噪声前端 + 可调增益中频”的结构。以 14 位 ADC、满量程 2 Vpp 为例，若要求中频信号占满量程的 1/4（约 0.5 Vpp），而传感器输出仅 50 μVpp，则链路总增益约需 80 dB，其中 LNA 承担 20～25 dB，中频放大承担其余部分，混频器损耗由增益预算预留。

四、阻抗匹配与滤波器实现

阻抗匹配贯穿整条链路。LNA 输入端需与传感器或耦合网络匹配（常见 50 Ω 或高阻差分），以获得最大功率传输和最小噪声系数——注意最佳噪声匹配点与最大功率匹配点往往不重合，低噪声设计应优先对准最佳噪声阻抗，再用匹配网络变换到系统阻抗。混频器的本振端口与射频端口需分别匹配，本振驱动功率不足会抬高转换损耗并恶化线性度。抗混叠滤波器若采用有源 RC 结构，需注意运放带宽与建立时间；若采用无源 LC 结构，则要核算滤波器输入输出阻抗对前后级匹配的影响，避免通带内出现驻波或增益塌陷。

综上，异频读出前端调理电路的设计本质是一场“噪声—线性—匹配”的三方平衡：用低噪声、适中增益的 LNA 锁定系统噪声底，用合理的增益预算把混频器推离非线性区，用位置正确的带通与抗混叠滤波守住频带边界，再以阻抗匹配保证每一级的性能不被接口失配吞掉。只有把这三项指标放在同一条信号链上统一核算，前端电路才能真正为后级解调提供干净、稳定、可采样的中频信号。