2. 量子计算系统基础
要理解量子计算系统的性能测试，必须先建立一套“从物理到逻辑”的系统视角。量子比特不是简单的 0/1 开关，门操作也不是瞬时完成的理想变换，测量更不是无损读取。性能指标之所以复杂，正是因为它们同时受物理器件、控制电子、编译映射和纠错协议的多层影响。本节围绕五个核心对象展开：量子比特、门操作、测量、相干时间，以及它们构成的系统层次结构。
量子比特：信息载体与物理实现
量子比特（qubit）是量子信息的基本单元，其状态可表示为 |ψ⟩ = α|0⟩ + β|1⟩，满足 |α|² + |β|² = 1。与经典比特不同，量子比特可以处于叠加态，且相位信息具有物理意义。常见的物理实现包括超导 Transmon、离子阱、光量子、中性原子和半导体量子点。不同实现方式的性能差异极大，例如超导比特门速度快（几十纳秒）但相干时间较短（几十到几百微秒），离子阱相干时间长（秒级）但门速度慢（微秒级）。
在系统层面，量子比特并非孤立存在。每个物理量子比特都需要配套的控制线、读取谐振腔、偏置电路和屏蔽环境。以超导 Transmon 为例，其典型参数包括：
- 跃迁频率 ω₀₁/2π ≈ 4–6 GHz
- 非谐性 α/2π ≈ -200 至 -300 MHz
- 读取谐振腔频率 ≈ 6–8 GHz
- 耦合强度 g/2π ≈ 50–100 MHz
这些参数直接决定了门操作速度、读取保真度和串扰水平，是后续基准测试中必须记录的基础数据。
门操作：从物理脉冲到逻辑变换
量子门操作是对量子比特状态进行受控变换。单比特门包括 X、Y、Z、H、S、T 等，双比特门以 CNOT、CZ、iSWAP 为代表。物理实现上，单比特门通常通过微波脉冲驱动，双比特门则依赖比特间耦合。门操作的关键性能指标是保真度（Fidelity）和门时间（Gate Time）。
以超导系统为例，一个典型的 X 门通过施加频率为 ω₀₁、持续时间为 20 ns 的微波脉冲实现。若脉冲面积误差为 1%，则门保真度可能下降至 99% 以下。双比特 CZ 门通常利用可调耦合器或固定耦合，门时间约 30–60 ns，保真度在 99%–99.9% 之间。值得注意的是，门保真度并非独立指标：它受相干时间、控制精度、串扰和读取误差共同影响。
测量：量子态到经典信息的转换
量子测量将量子态投影到经典结果。理想情况下，测量 |0⟩ 得到 0，|1⟩ 得到 1。但实际测量存在误差，主要来源包括：读取谐振腔的色散频移不足、信号噪声、放大器噪声和量子比特弛豫。测量保真度通常用混淆矩阵描述：
| 制备态 \ 测量结果 | 0 | 1 |
|---|---|---|
| |0⟩ | F₀₀ | 1-F₀₀ |
| |1⟩ | 1-F₁₁ | F₁₁ |
典型超导系统的单次测量保真度约为 95%–99.5%，测量时间约 100–500 ns。测量误差会直接污染所有后续基准结果，因此在性能评估中必须首先标定测量保真度。
相干时间：量子信息的“保质期”
相干时间描述量子比特保持相位和能量信息的能力，主要包括 T₁（能量弛豫时间）和 T₂（相位退相干时间）。T₁ 由比特与环境耦合导致的能量耗散决定，T₂ 则同时受 T₁ 和纯退相干影响：1/T₂ = 1/(2T₁) + 1/T_φ。典型超导 Transmon 的 T₁ 约 50–200 μs，T₂ 约 30–150 μs。
相干时间决定了量子电路的最大深度。若单比特门时间 20 ns，T₂ = 100 μs，则理论上最多可执行约 5000 个门操作，但实际受门保真度限制，可执行深度远低于此。相干时间也是评估系统稳定性和环境噪声的重要窗口。
系统层次结构：从物理到应用
量子计算系统并非单一层次，而是由物理层、控制层、逻辑层和应用层构成。物理层包含量子比特及其环境；控制层负责脉冲生成、信号调制和读取；逻辑层通过纠错码将物理比特编码为逻辑比特；应用层运行量子算法。性能测试必须明确测试对象处于哪一层次，否则指标之间不可比。
上图展示了从物理层到应用层的四层结构，以及性能影响链。测试时若只关注物理层指标（如 T₁），无法直接推断算法层表现；反之，算法层误差也可能来自编译映射而非物理门。因此，基准评估必须明确层次归属，并逐层隔离变量。
关键参数与测试准备示例
在进入具体测试前，建议先建立一份系统参数基线表。以下为超导量子计算系统的示例参数（数值为合理假设，用于教学演示）：
| 参数 | 符号 | 示例值 | 测试方法 |
|---|---|---|---|
| 比特频率 | ω₀₁/2π | 5.0 GHz | 光谱扫描 |
| 能量弛豫时间 | T₁ | 80 μs | 延迟后测量 |
| 相位退相干时间 | T₂ | 60 μs | Ramsey 干涉 |
| 单比特门时间 | t₁q | 20 ns | 脉冲校准 |
| 双比特门时间 | t₂q | 40 ns | 脉冲校准 |
| 单比特门保真度 | F₁q | 99.9% | 随机基准测试 |
| 双比特门保真度 | F₂q | 99.5% | 双比特 RB |
| 读取保真度 | F_ro | 98% | 混淆矩阵 |
这些参数构成后续所有性能测试的起点。例如，若 T₂ = 60 μs，单比特门时间 20 ns，则相干时间内最多可执行约 3000 个单比特门；但若双比特门保真度为 99.5%，则每 200 个双比特门就会累积约 63% 的线路保真度下降。这种估算帮助测试者预判系统瓶颈。
从基础到测试的衔接
理解量子比特、门操作、测量、相干时间和层次结构后，性能测试就有了明确的“被测对象”和“干扰因素”。后续章节将围绕这些基础对象，分别展开门保真度测试、读取误差标定、相干时间测量、串扰评估和系统级基准。测试设计的关键在于：每次只改变一个变量，并记录其在不同层次上的传播效果。
例如，要评估双比特门串扰，可先固定单比特门参数，测量邻近比特的 T₂ 变化；再执行双比特 RB，对比有无邻近比特驱动时的保真度差异。若差异显著，则说明串扰是主要误差源。这种“分层隔离、逐级归因”的思路，正是量子计算系统性能测试的核心方法论。