1. 课程导入与工程全景
量子随机数发生器（QRNG）利用量子力学内禀随机性产生原始随机比特流，但原始比特并不等于可直接使用的密钥材料。探测器死时间、暗计数、经典噪声耦合、偏置漂移以及后级电路的非理想特性，都会使原始序列带有统计偏差、时间相关性甚至可预测成分。因此，量子随机数后处理的任务，是把物理熵源输出的原始比特，经过熵评估、随机性提取、偏置校正与健康检测，转换为满足密码学或仿真需求的均匀、独立、可审计的随机比特。而模块集成则关注如何把熵源、采集、后处理、健康检测、接口与驱动组织成一个可部署、可监控、可复现的完整系统。
本课程面向工程实现，而不是只停留在概念层面。学习完本课程后，你应当能够读懂一个 QRNG 系统的数据通路，判断后处理模块的输入输出边界，选择合适的提取算法与参数，设计健康检测与告警策略，并完成模块级联调与性能评估。下面先建立工程全景，再逐步深入各模块。
一、从物理熵源到可用随机数：后处理在系统中的位置
一个典型的量子随机数后处理与集成系统，可以划分为五个层次：物理熵源层、采集与数字化层、原始数据缓冲层、后处理层、输出与接口层。物理熵源层包括单光子探测、激光相位噪声、真空涨落等量子过程；采集层把模拟或离散事件转换为数字比特流；缓冲层负责速率匹配与突发吸收；后处理层完成熵评估、提取、偏置校正；输出层则通过 PCIe、USB、以太网或片上总线向宿主系统提供随机数服务。
需要特别强调的是，后处理不是“把数据变随机”的魔法，而是在已知或可估计的熵下界前提下，把有偏、相关的原始序列压缩为接近均匀分布的输出。因此，熵评估是后处理的前置条件，健康检测是运行时的安全护栏，二者缺一不可。
二、技术栈与典型系统架构
从工程实现角度看，QRNG 后处理与集成涉及的技术栈可以分成四类。第一类是随机性理论与算法，包括最小熵估计、Toeplitz 矩阵提取、哈希函数提取、NIST SP 800-90B 健康检测方法。第二类是数字逻辑与硬件实现，包括 FPGA 中的流水线提取器、FIFO 缓冲、时钟域 crossing、资源与时序约束。第三类是嵌入式与驱动软件，包括设备驱动、DMA 传输、字符设备或 crypto API 接口、用户态库。第四类是测试与评估工具，包括 NIST STS、Dieharder、TestU01 以及自定义的熵率监测脚本。
典型系统架构可以按部署形态分为三类：嵌入式一体机（熵源、FPGA、后处理、接口在同一板卡上）、板卡加主机（采集与预处理在板卡，提取与检测在主机）、分布式熵服务（多个熵源汇聚到统一后处理服务，通过网络向多租户提供随机数）。三者的后处理算法可以相同，但缓冲策略、健康检测位置和接口协议差异很大。
三、学习路径与工程目标
本课程按“先建立数据通路，再深入各模块，最后完成集成与评估”的顺序组织。建议的学习路径如下：
- 建立全景认知：理解原始比特、熵下界、提取比、输出速率之间的关系，能画出自己系统的数据通路图。
- 掌握熵评估：学会用最小熵描述原始序列的可压缩程度，能根据偏置和相关性给出保守的熵下界。
- 实现随机性提取：理解 Toeplitz 提取器的矩阵构造、种子消耗和输出长度计算，能在 FPGA 或软件中实现并验证。
- 设计健康检测：掌握上电检测与在线检测的区别，能设置合理的告警阈值和降级策略。
- 完成模块集成：把熵源、采集、后处理、检测、接口串成可运行系统，完成速率、延迟、资源占用和随机性指标的联合评估。
工程目标可以归纳为四个可检验的指标：安全性——输出通过既定统计检验且熵下界可证明；吞吐率——在给定提取比下达到目标输出速率；可复现性——相同输入与参数下输出可回归、可审计；可集成性——提供标准接口、驱动和健康状态观测能力。
下一阶段，我们将从原始比特的统计特性出发，进入熵评估与最小熵估计的具体方法。在此之前，请先确认你能够回答三个问题：你的系统原始比特率是多少？提取比大致是多少？输出接口需要满足什么协议和速率？这三个答案将决定后续所有模块的设计边界。