4. SPAD像素结构与工艺

SPAD的探测性能不仅取决于PN结的电场设计，还高度依赖像素的物理结构与制造工艺。同一套电路读出方案，换一种像素结构，击穿电压、暗计数率（DCR）、光子探测概率（PDP）、时间抖动和串扰都会明显变化。本节从像素剖面出发，梳理平面型与台面型两类主流结构，说明保护环如何抑制边缘提前击穿，再讨论微透镜与背照式工艺对填充因子和PDP的改善，最后落到CMOS兼容SPAD阵列的工程实现。

一、平面型与台面型：两种电场约束思路

平面型SPAD在硅片表面通过离子注入形成浅结，结区电场由纵向PN结提供，器件横向靠保护环约束。它的优点是工艺成熟、与标准CMOS流程兼容度高、表面平整便于集成读出电路；缺点是电场集中在结边缘和表面，容易在保护环附近产生提前击穿，且表面缺陷带来的暗计数偏高。典型平面型SPAD的击穿电压约在15～30 V，过剩偏压通常取2～5 V。

台面型SPAD则通过刻蚀形成独立的台面结构，PN结的耗尽区被侧壁介质或保护环包围，电场分布更接近一维，边缘电场被有效隔离。它的优点是边缘击穿风险低、时间抖动小、DCR低，适合高精度计时；缺点是刻蚀侧壁存在表面态，需要钝化处理，且工艺与标准CMOS兼容性较差，填充因子受台面间距限制。台面型SPAD的击穿电压可做到10～25 V，过剩偏压常取1～3 V。

二、保护环设计：把击穿限制在有效区

保护环的核心作用是降低结边缘的曲率电场，使击穿首先发生在像素中心的有效倍增区，而不是边缘。常见做法是在主结外围注入一圈低浓度、同型或反型的扩散区，形成缓变结。设计时需要关注三个参数：保护环与主结的间距、保护环的掺杂浓度、以及保护环的宽度。间距过小会削弱边缘电场抑制效果，间距过大则占用面积、降低填充因子。

以一个平面型SPAD为例，假设主结为N+/P衬底，击穿电压目标为22 V。若保护环采用P型注入，浓度约1×10¹⁷ cm^-3，宽度2 μm，与主结间距1.5 μm，则边缘电场峰值可下降约20%～30%，击穿电压从边缘提前击穿的18 V提升到有效区的22 V附近。实际流片后，可通过测量不同保护环间距下的I-V曲线判断：若反向电流在18 V附近突然上升，说明边缘先击穿；若在22 V附近才出现陡增，说明保护环起到了预期作用。

三、微透镜与背照式工艺：提升PDP与填充因子

SPAD像素中，金属走线、保护环和读出电路会遮挡入射光，导致填充因子下降。微透镜（Microlens）通过在像素上方制作半球形或柱形透镜，把入射光聚焦到有效探测区，等效提升填充因子。对于前照式CMOS SPAD，微透镜通常可把有效填充因子从30%～40%提升到60%～80%。

背照式（BSI）工艺则从背面减薄硅片，让光从没有金属遮挡的一面进入。BSI SPAD的填充因子可接近100%，且短波长响应更好，因为光不再穿过多层金属和介质。BSI的代价是工艺复杂：需要晶圆键合、背面减薄、背面钝化和背面抗反射层。典型BSI SPAD的硅厚度减薄到5～10 μm，以兼顾吸收效率和串扰抑制。

微透镜与BSI可以叠加使用：BSI解决金属遮挡，微透镜进一步把光会聚到倍增区中心，两者结合可把PDP在500 nm处从30%提升到60%以上。实际评估时，应分别测量有/无微透镜、前照/背照四种组合下的PDP曲线，判断增益来自哪一层。

四、CMOS兼容SPAD阵列的工程实现

CMOS兼容SPAD阵列的价值在于把探测器、淬灭电路、时间数字转换器（TDC）和读出逻辑集成在同一芯片上。实现时通常采用以下策略：像素内只放SPAD和最简单的淬灭/复位晶体管，把TDC和存储单元放到像素外或列级，以控制像素面积；采用共享读出架构，多个SPAD共用一个TDC，通过仲裁电路判断哪个像素先触发；对于需要时间戳的应用，每个像素或每列配置一个TDC，时间分辨率可做到50～200 ps。

以一个128×128的CMOS SPAD阵列为例，像素间距50 μm，填充因子约35%，片上集成列级TDC，时间分辨率约100 ps。若用于激光雷达，可通过飞行时间（ToF）计算距离：距离 = c × Δt / 2，其中c为光速。当Δt = 10 ns时，对应距离约1.5 m。实际测距时，需要扣除系统延迟和走线延迟，通常用已知距离的靶板做标定。

综合来看，像素结构与工艺选择需要围绕应用目标做权衡：追求低成本和大规模集成，优先选平面型CMOS SPAD加微透镜；追求低DCR和高时间精度，优先选台面型或背照式；追求高填充因子和短波长响应，背照式是更优路径。理解这些结构与工艺的物理来源，才能在版图设计、流片和测试中做出有依据的判断。