3. 单光子探测器家族
光子计数电路，说白了就是把单个光子打出来的微弱电脉冲，变成数字电路能认的“0”和“1”。这活儿看着简单，实际坑不少。我做了十几年光电探测硬件，光是在前端模拟这块就翻过好几次车。今天咱们把整个链路拆开聊。
3.1 前端模拟电路：跨阻放大器(TIA)
光电探测器（比如PMT或SPAD）输出的是电流脉冲，幅度通常只有几微安到几十微安。咱们得先把它转成电压信号，才能做后续处理。这个活儿就是跨阻放大器干的。
跨阻放大器(TIA)的核心指标：
| 参数 | 典型值 | 我的经验 |
|---|---|---|
| 带宽 | 50 MHz – 500 MHz | 带宽不够，脉冲被展宽，容易堆叠 |
| 输入噪声电流 | < 1 pA/√Hz | 噪声大了，暗计数直接飙升 |
| 跨阻增益 | 10 kΩ – 1 MΩ | 增益太高，带宽就下来了，得平衡 |
| 过载恢复时间 | < 10 ns | 强光下恢复慢，计数直接饱和 |
我个人习惯用反馈电阻并联反馈电容的结构。反馈电容能抑制高频噪声，但加太大又会压带宽。嗯，这里要注意：反馈电容的值一般选0.1 pF到1 pF，具体看探测器输出电容。
3.2 比较器：把模拟信号变成数字脉冲
TIA输出的电压脉冲，幅度还是连续变化的。比较器的作用就是设一个阈值，超过阈值就输出数字高电平，低于阈值就输出低电平。说白了，就是“切一刀”。
比较器选型要点：
- 传播延迟： 最好 < 5 ns，延迟大了会丢脉冲
- 迟滞： 加一点迟滞（比如5 mV），防止噪声引起误触发
- 输入共模范围： 要覆盖TIA的输出摆幅
你想想看，如果比较器没有迟滞，信号在阈值附近抖动一下，就会产生一堆假脉冲。我做过一个项目，没加迟滞，暗计数直接翻了三倍。后来加了10 mV迟滞，立马正常了。
3.3 数字计数电路：计数器与时间数字转换器(TDC)
比较器出来的数字脉冲，接下来就要计数了。这里分两种场景：
- 简单计数： 只统计单位时间内的脉冲个数，用普通计数器就行
- 时间相关计数： 需要记录每个脉冲到达的精确时间，得用TDC
3.3.1 计数器设计
计数器其实不复杂，但要注意计数深度和死时间。
| 参数 | 说明 | 我的建议 |
|---|---|---|
| 计数深度 | 最大可计数值 | 至少16位，65535个计数 |
| 计数时钟 | 采样时钟频率 | 至少是信号带宽的2倍 |
| 死时间 | 计数器复位时间 | 尽量 < 10 ns，否则高计数率下丢数 |
我记得有一次做高速光子计数，计数器死时间20 ns，结果在10 MHz计数率下，实际只计了8 MHz。后来改用流水线计数器，死时间压到5 ns，问题才解决。
3.3.2 时间数字转换器(TDC)
TDC是时间相关单光子计数(TCSPC)的核心。它要测量激光脉冲发射到光子到达之间的时间差，精度通常在皮秒级。
TDC的两种主流实现方式：
- 直接计数法： 用高频时钟计数，精度受时钟频率限制。比如1 GHz时钟，精度只有1 ns。
- 延迟线法： 用门延迟链做内插，精度可以做到10 ps以下。我比较推荐这种方法。
我曾经调试过一个TDC，DNL达到0.5 LSB，结果时间谱上每隔几个bin就有一个凹陷。后来用码密度校准算法修正，才把DNL压到0.1 LSB以下。
3.4 噪声抑制与信号调理
光子计数电路最怕噪声。噪声来源主要有三个：
- 电源噪声： 开关电源的纹波会耦合到TIA输入端
- 地弹噪声： 数字电路开关时，地电位波动
- 电磁干扰(EMI)： 高频数字信号辐射到模拟前端
我的噪声抑制三板斧：
| 方法 | 具体做法 | 效果 |
|---|---|---|
| 电源滤波 | LDO供电 + π型滤波 + 去耦电容 | 电源纹波 < 1 mVpp |
| 地平面分割 | 模拟地和数字地单点连接 | 地弹噪声降低10倍 |
| 屏蔽 | TIA和比较器加金属屏蔽罩 | EMI抑制 > 20 dB |
3.5 本章知识体系
下面这张图把整个光子计数电路的核心链路和关键节点串起来了。你可以对照着看，每个模块的输入输出是什么，噪声从哪来，又该在哪抑制。
从图上你能看到，整个链路从光电探测器开始，经过TIA和比较器，然后分两路：一路进计数器做简单计数，另一路进TDC做时间测量。噪声主要攻击的是模拟前端（TIA和比较器），所以电源滤波、地平面分割和屏蔽都要重点照顾这里。