1. 量子光子芯片设计导论

量子信息处理正在从实验室演示走向系统集成。无论是超导量子比特、离子阱还是光子量子计算，最终都面临同一个工程问题：如何把数量庞大的量子器件稳定、低损耗、可扩展地连接起来。光子集成芯片（Photonic Integrated Circuit, PIC）给出的答案是：把波导、分束器、耦合器、调制器、探测器等功能单元制作在同一块衬底上，用光信号完成量子态的制备、操控与测量。本章不展开具体器件工艺，而是先建立一张“全局地图”——量子信息处理对光子集成芯片提出了哪些需求，波导与耦合器在量子光路中处于什么位置，以及本课程项目将如何一步步完成设计。

1.1 量子信息处理对光子集成芯片的需求

光子作为量子信息载体的优势很直接：室温下相干时间长、传输损耗低、与光纤通信天然兼容。但要把这些优势变成可用的量子处理器，芯片必须同时满足几类硬性需求。

第一是低损耗传输。量子态不能像经典信号那样被放大，单光子一旦在波导中散射或吸收，信息就永久丢失。因此波导的传播损耗通常要求控制在 1 dB/cm 以下，高端工艺可做到 0.1 dB/cm 量级。第二是高精度相位控制。量子干涉对相位极其敏感，马赫-曾德尔干涉仪两臂的相位差误差若达到 0.1 rad，干涉可见度就会明显下降。第三是高密度集成。一个可编程量子光路可能需要数十到数百个干涉单元，芯片面积和串扰必须同时受控。第四是与单光子源、探测器兼容。芯片不仅要“传光”，还要能接入量子点、自发参量下转换源或超导纳米线单光子探测器。

这些需求最终都落到两个基础结构上：波导负责“把光低损耗地送到该去的地方”，耦合器负责“把光按需要的比例和相位关系分开或合并”。它们看似简单，却决定了整个量子光路的保真度和可扩展性。

1.2 波导与耦合器在量子光路中的功能定位

在量子光路中，波导不是被动的“导线”。它同时承担模式约束、相位积累和色散控制三项功能。以硅基脊型波导为例，典型截面为 500 nm × 220 nm，在 1550 nm 波段通过全内反射把光场限制在亚微米尺度。有效折射率 n_eff 决定了相位积累速率：光传播长度 L 后产生的相位为 φ = 2πn_effL/λ。设计者正是通过改变波导宽度或长度来精确控制相位，而不是外接移相器。

耦合器则负责“分”与“合”。最常见的定向耦合器由两根平行波导组成，间距 g 和耦合长度 L_c 决定耦合比。当两根波导靠近时，模式发生重叠，光功率在两根波导间周期性交换。若目标分束比为 50:50，则需满足 κL_c = π/4，其中 κ 是耦合系数，对间距极其敏感——间距变化 10 nm，κ 可能变化 20% 以上。这也是量子光子芯片设计中最需要精确仿真的参数之一。

把波导和耦合器组合起来，就得到量子光路的基本积木：马赫-曾德尔干涉仪（MZI）由两个定向耦合器和两段相位臂构成，可实现任意分束比；多个 MZI 级联则构成可编程线性光网络，用于实现玻色采样、量子傅里叶变换等任务。可以说，波导决定相位，耦合器决定幅度，二者共同决定量子干涉的结果。

1.3 课程项目目标与设计流程总览

本课程以一个具体项目贯穿始终：设计一个 4 通道可编程量子干涉网络，工作波长 1550 nm，目标实现任意 4×4 幺正变换，用于验证双光子干涉和玻色采样。项目不要求流片，但要求完成从需求分解、器件选型、参数仿真到版图生成的全流程设计文档。

设计流程分为五个阶段，每个阶段都有明确的输入、输出和判断依据。

阶段一：需求分解与指标分配。把“4×4 幺正变换”拆解为器件级指标：波导损耗 ≤ 0.5 dB/cm，定向耦合器分束比误差 ≤ 2%，相位臂调节范围 ≥ 2π，热光移相器功耗 ≤ 20 mW/π。这些指标将作为后续仿真的验收标准。

阶段二：单器件建模与仿真。使用 Lumerical MODE 或类似工具，对脊型波导进行模式分析，提取 n_eff 和群折射率；对定向耦合器扫描间距 g 和耦合长度 L_c，得到耦合系数 κ 的二维参数表。例如，当 g = 200 nm 时，仿真得到 κ ≈ 0.15 μm^-1，则 50:50 耦合器所需 L_c ≈ π/(4κ) ≈ 5.2 μm。

阶段三：单元级联与网络综合。用 MZI 作为基本单元，通过 Clements 或 Reck 架构级联 6 个 MZI，实现 4×4 任意幺正变换。每个 MZI 的相位由热光移相器控制，移相器长度约 100 μm，通过钛/氮化钛电阻加热改变波导折射率，典型热光系数 dn/dT ≈ 1.8×10^-4 K^-1。

阶段四：版图布局与串扰检查。将波导间距控制在 5 μm 以上以抑制交叉耦合，弯曲半径不小于 10 μm 以降低弯曲损耗。使用 KLayout 或 GDSFactory 生成 GDSII 版图，并检查最小线宽、间距和层对齐。

阶段五：设计评审与迭代。对照阶段一指标逐项核验：若耦合器分束比误差超标，则回到阶段二重新扫描 g 和 L_c；若相位调节功耗过高，则优化加热器电阻或改用更高效的移相结构。

需要强调的是，量子光子芯片设计与经典光子芯片设计最大的区别在于：所有指标最终都要服务于量子态的保真度。一个在经典光通信中可接受的 3 dB 损耗，在单光子量子光路中可能直接导致实验失败。因此，本章建立的“需求—结构—流程”框架，将作为后续所有设计决策的出发点。