4. 端面耦合器设计与制备
端面耦合器（Edge Coupler）解决的是芯片上单模波导（模场直径通常仅 0.3～0.5 μm）与单模光纤（模场直径约 9～10 μm）之间巨大的模场失配问题。若直接把光纤对准到纳米线波导端面，耦合损耗往往高达 20 dB 以上，且对准容差极小。端面耦合器的核心思路是：在芯片端面附近把波导的模场逐步"放大"，使其与光纤模场在尺寸和形状上匹配，从而把损耗降到 1～2 dB 量级，并放宽对准容差。本节围绕倒锥形、楔形、多层三类主流结构，讲清设计仿真、光刻刻蚀制备与对准容差分析。
一、三类端面耦合器的结构原理
倒锥形（Inverse Taper）是最常用的方案。将硅波导宽度从 500 nm 沿传播方向逐渐收窄到约 80～150 nm 的尖端，由于模式在窄波导中约束变弱，模场会向包层扩展，等效模场直径从亚微米增大到数微米。尖端越细，模场扩展越大，但过细会带来制备困难和尖端损耗。典型设计：锥长 150～300 μm，尖端宽度 100 nm，配合 2～3 μm 厚的 SiO₂ 上包层，可将模场扩展到约 3 μm，再与拉锥光纤（透镜光纤或高 NA 光纤）对接。 楔形（Wedge / 3D Taper）在宽度收窄的同时让厚度也渐变，形成三维楔形。相比仅横向收窄的倒锥，楔形在垂直方向也释放约束，模场更接近圆形，与光纤的圆对称模场匹配更好，理论耦合损耗可低至 0.5 dB 以下。代价是制备需要灰度光刻或多次刻蚀来形成厚度渐变，工艺复杂度显著上升。 多层端面耦合器（Multi-layer / Multi-tip）采用上下叠置的多层波导尖端，例如 Si 与 SiN 双层结构：Si 层负责与芯片内波导衔接，SiN 层模场更大、更接近光纤，两层之间通过绝热耦合完成模式转移。多层结构可进一步增大模场、降低对光纤模场的敏感性，但层间对准和刻蚀控制要求更高。
二、设计仿真要点
设计端面耦合器通常用 FDTD 或本征模展开（EME）方法。以倒锥为例，仿真流程如下：先建立 Si/SiO₂ 波导截面，用模式求解器计算不同宽度下的模式有效折射率和模场分布；再沿锥长方向做 EME 扫描，得到模式转换效率随锥长的变化曲线。关键判断依据是：当锥长超过某一阈值后，转换效率趋于饱和（典型 >95%），继续加长收益递减。例如 100 nm 尖端、220 nm 厚 Si 波导，锥长从 100 μm 增至 250 μm 时，转换效率可从约 88% 提升到约 96%，再增至 400 μm 仅提升到约 97%。 仿真中还需关注：尖端宽度对模场扩展的影响（越窄扩展越大，但 <80 nm 后损耗上升）；上包层厚度对模场垂直位置的影响（SiO₂ 太薄会使模场被衬底吸收）；以及光纤与芯片端面的间隙（通常需 <1 μm，否则衍射损耗明显）。多层结构还需扫描层间距和层间错位量，找到绝热耦合最强的参数组合。
三、光刻与刻蚀制备工艺
倒锥形耦合器的制备与普通硅光波导工艺兼容，主要步骤为：清洗 → 光刻（涂胶、曝光、显影）→ 刻蚀 → 去胶 → 上包层沉积。难点在于尖端宽度仅 80～150 nm，对光刻分辨率要求高。若用 DUV 光刻（193 nm），可稳定做到 100 nm 以下；若用电子束光刻，精度更高但效率低，适合研发验证。 刻蚀通常采用 ICP-RIE，以 SF₆/C₄F₈ 混合气体刻蚀 Si，Cl₂/HBr 体系也可用于高选择比刻蚀。关键控制点：侧壁垂直度（影响模式约束）、刻蚀深度均匀性（影响有效折射率）、以及尖端处的刻蚀滞后（RIE lag）——窄结构刻蚀速率通常比宽结构慢，可能导致尖端刻蚀不足。实际工艺中常通过调整气体流量、压力和偏压来补偿。楔形结构需要灰度光刻或多次刻蚀形成厚度渐变，多层结构则需要多次沉积与刻蚀，并严格控制层间对准（通常要求 <50 nm 套刻误差）。
四、与光纤的对准容差分析
对准容差是端面耦合器能否工程化应用的关键指标。以倒锥形耦合器为例，其模场扩展后约 3 μm，与拉锥光纤（模场约 3～4 μm）对接时，横向偏移 1 μm 引起的附加损耗约 0.5～1 dB，纵向间隙 1 μm 约 0.3～0.8 dB。若直接用普通单模光纤（模场 9～10 μm）对接，横向容差会缩小到 0.5 μm 以内，工程上难以接受。因此实际方案常采用透镜光纤或高 NA 光纤，把光纤模场先缩小到 3～4 μm，再与耦合器对接。 容差分析可用高斯模场重叠积分估算：η = exp(−d²/(w₁²+w₂²))，其中 d 为横向偏移，w₁、w₂ 为两侧模场半径。例如 w₁=w₂=1.5 μm、d=1 μm 时，η≈0.80，即约 1 dB 损耗。该公式可用于快速估算，但精确值仍需 FDTD 或实验标定。多层耦合器因模场更大（可达 5～6 μm），横向容差可放宽到 2 μm 以上，但制备复杂度更高，需在性能与工艺之间权衡。
五、设计-制备-对准的闭环检查
实际项目中，端面耦合器往往需要多轮迭代。建议按以下闭环推进：先仿真确定锥长、尖端宽度和上包层厚度；再流片验证光刻刻蚀是否达到设计尺寸（用 SEM 检查尖端形貌）；最后用光纤对准测试平台测量耦合损耗和对准容差。若损耗偏高，优先排查尖端是否刻蚀不足、上包层厚度是否偏差、以及光纤模场是否匹配。若容差偏小，可考虑改用多层结构或透镜光纤。通过"仿真-流片-测试-修正"的循环，逐步把端面耦合器从设计指标推进到工程可用状态。