📚 课程目录第2章量子测控系统硬件架构解析

2. 量子测控系统硬件架构解析

量子测控系统的硬件架构，本质上是一条从“数字指令”到“量子比特”再回到“数字读数”的闭环信号链。理解这条链路上每个模块的功能边界与接口关系，是后续联调和故障定位的基础。本节按信号流向，从机箱与控制器出发，依次解析AWG、射频前端、本振源、偏置源、数字化仪，并说明它们之间的接口约定与常见失配点。

机箱与控制器：系统的“骨架”与“大脑”

机箱（Chassis）提供机械支撑、供电、背板总线和时钟/触发分发。以常见的PXIe机箱为例，背板同时承载PCIe数据总线、10 MHz参考时钟、100 MHz采样时钟和触发总线。机箱的槽位并非完全等价：系统槽（System Slot）插控制器，其余为外设槽，部分槽位支持更高带宽或专用触发线。选型时要关注三个参数：单槽供电能力（如30 W/槽）、背板带宽（如8 GB/s）和时钟抖动指标（如<1 ps RMS）。

控制器（Controller）是运行测控软件的主机，负责波形编译、序列调度、数据采集与实时反馈。它通过PCIe/PXIe总线与各模块通信，通过以太网或光纤与低温环境外的设备互联。控制器与AWG之间的接口通常包括：寄存器读写（配置）、DMA通道（波形下载）、触发线（同步启动）和时钟线（相位对齐）。联调时首先要确认控制器能枚举到所有模块，且各模块的时钟源锁定到同一参考。

AWG：量子操作的“波形发生器”

任意波形发生器（AWG）把数字波形样本转换为模拟电压或中频信号。关键指标包括采样率（如1 GS/s、2.4 GS/s）、垂直分辨率（14 bit、16 bit）、通道数和输出带宽。以控制超导量子比特为例，典型做法是：AWG输出中频信号（如100 MHz），经射频前端上变频到量子比特频率（如5 GHz）。

AWG的接口分为三类：数字接口（PXIe/以太网，用于下载波形和配置序列）、模拟输出（SMA/MMCX，差分或单端）、同步接口（外部触发、标记输出、参考时钟输入）。实际配置中，波形下载深度受内存限制，例如每通道16 M样本，若采样率1 GS/s，则单次可播放16 ms。多通道相位对齐依赖共享采样时钟和同步触发，若两通道间存在固定延迟，需在序列中补偿。

射频前端：频率变换与信号调理

射频前端（RF Front-end）完成上变频、下变频、滤波、放大和衰减。典型链路为：AWG中频输出 → IQ混频器 → 本振源 → 带通滤波器 → 可调衰减器 → 量子器件。接收方向则相反：量子器件信号 → 低噪声放大器（LNA） → 下变频 → 中频滤波 → 数字化仪。

射频前端的接口需要关注阻抗匹配（50 Ω）、连接器类型（SMA、K型）、频率范围和控制接口（如SPI或USB控制衰减器）。一个常见问题是IQ混频器的本振泄漏和边带抑制：若IQ两路幅度不平衡或相位偏差90°，会产生镜像频率。调试时可用频谱仪观察输出，调整IQ偏置和增益使载波泄漏最小。

本振源与偏置源：频率与工作点的“基准”

本振源（LO）为混频器提供稳定频率，通常要求低相位噪声和高频率稳定度。例如，控制5 GHz量子比特时，LO设为4.9 GHz，AWG中频100 MHz，上变频后得到5.0 GHz。LO的接口包括参考时钟输入（10 MHz）、射频输出（SMA）和远程控制接口（LAN/USB）。多通道系统中，所有LO应锁定到同一参考，否则通道间相位会漂移。

偏置源（Bias Source）为量子器件提供直流或低频偏置，如超导量子比特的磁通偏置、半导体量子点的栅压。关键指标是低噪声（如<10 μV RMS）、高分辨率（如16 bit）和电流/电压范围。偏置源通常通过低通滤波器和双绞线连接到器件，接口为多针连接器或SMA。偏置线的噪声会直接导致量子比特退相干，因此要避免与数字信号共地。

数字化仪：从模拟回读到数字判读

数字化仪（Digitizer）把量子器件的读出信号转换为数字样本。关键指标包括采样率（如1 GS/s）、分辨率（如12 bit）、输入带宽和通道数。在超导量子比特读出中，通常采用外差解调：数字化仪采集经下变频的中频信号，再由软件做IQ解调，得到同相和正交分量，最后通过阈值判读得到0/1结果。

数字化仪的接口包括模拟输入（SMA）、外部触发输入、参考时钟输入和高速数据接口（PXIe/以太网）。触发模式有内部触发、外部触发和软件触发。联调时要确认触发延迟和采样窗口对齐：若触发延迟不确定，采集到的信号相位会随机变化，导致判读错误。

接口约定与联调要点

各模块之间的接口可以归纳为四类：时钟接口（10 MHz参考、100 MHz采样时钟）、触发接口（外部触发、标记输出）、数据接口（PCIe DMA、以太网）和射频/直流接口（SMA、多针连接器）。联调时按以下顺序检查，能快速定位大部分问题：

时钟锁定：确认所有AWG、数字化仪、LO均锁定到同一10 MHz参考。若失锁，通道间相位会漂移，表现为读出信号幅度随机波动。
触发对齐：用示波器同时观察AWG标记输出和数字化仪触发输入，确认延迟固定且已知。若延迟抖动，需检查触发线屏蔽和终端匹配。
射频链路增益：从AWG输出到量子器件，逐级测量功率。例如AWG输出-10 dBm，混频器损耗7 dB，滤波器插损2 dB，衰减器设10 dB，则到达器件约-29 dBm。若实测偏差超过3 dB，检查连接器和线缆。
偏置噪声：用频谱仪测量偏置线低频噪声，确认在量子比特工作点附近无异常峰。偏置线与射频线应物理隔离，避免串扰。

教学示例参数：假设控制一个5.0 GHz超导量子比特，AWG采样率1 GS/s、中频100 MHz、LO 4.9 GHz、数字化仪采样率1 GS/s。若AWG与数字化仪共享100 MHz采样时钟，则中频信号在数字化仪中采样后，数字频率为100 MHz/1 GHz = 0.1，即每10个采样点一个周期。IQ解调时，用该数字频率生成参考正弦和余弦，即可提取同相和正交分量。这些参数仅用于说明接口关系，实际系统需根据器件参数调整。

常见失配点：本振泄漏和IQ不平衡是射频前端最常见的两个问题。本振泄漏表现为输出频谱中LO频率处有尖峰，可通过调整IQ偏置电压抑制；IQ不平衡表现为镜像频率抑制比下降，可通过调整IQ两路增益和相位补偿。若偏置源与AWG共地，数字开关噪声会耦合到偏置线，导致量子比特退相干时间下降，建议使用独立低噪声电源和隔离放大器。

理解上述模块的功能与接口后，后续联调就可以按“时钟→触发→射频→偏置→读出”的顺序逐段验证。每个模块的输入输出关系清晰，故障定位时就能快速判断问题出在数字域、模拟域还是同步域。