4. 信号链噪声与失真分析

量子测控信号链的最终目标,是在室温电子学与毫开尔文级量子器件之间,把控制脉冲准确送下去、把微弱读出信号干净地取回来。限制这一目标的核心因素有两类:噪声决定信号能被分辨的最小尺度,失真决定信号波形被改变的程度。二者在链路中逐级累积,且不同环节的主导机制完全不同。理解它们各自的表现形式,才能做出合理的噪声预算与增益分配。

四类噪声与失真在链路中的位置

热噪声源于导体中载流子的随机热运动,其功率谱密度由 Nyquist 关系给出:SV = 4kBTR,在 50 Ω 系统中室温下约为 0.9 nV/√Hz。它决定了链路输入端的噪声地板。对量子测控而言,关键推论是:链路第一级的有源器件噪声决定了整链噪声系数,因为后级噪声会被前级增益压缩。若第一级是室温放大器,其噪声温度约 300 K 量级;若换成 4 K 的 HEMT,噪声温度可降到 3~5 K;若用参量放大器,可进一步压到接近量子极限 ħω/2。

相位噪声是本地振荡器与时钟的核心指标,表现为载波相位的随机抖动,单位 dBc/Hz。在量子测控中它有两种破坏方式:一是使微波驱动脉冲的频率/相位不精确,导致 Rabi 振荡与门操作的角度误差;二是通过混频过程把本振相位噪声搬到读出信号上,抬高噪声底。对超导量子比特,典型要求是载波偏移 1 MHz 处相位噪声优于 −140 dBc/Hz,否则单比特门保真度会明显下降。

量化噪声来自 AWG 与 ADC 的有限位数。理想 N 位量化器的信噪比为 SNR ≈ 6.02N + 1.76 dB,但这是满量程正弦波下的理论值。实际中若信号只占满量程的一小部分,有效位数(ENOB)会显著下降。例如 14 位 AWG 输出幅度仅为满量程 1/8 的脉冲时,等效可用位数约 11 位,量化台阶带来的谐波会直接落在量子比特的跃迁频率附近。

非线性失真主要来自混频器、放大器与 DAC 的压缩特性。当输入功率接近 1 dB 压缩点(P1dB)时,三阶交调产物(IMD3)按输入功率每增加 1 dB 上升 3 dB 的规律增长。在频分复用读出中,多个读出音同时通过同一放大器,交调产物会落到其他量子比特的读出频段,形成串扰。因此链路必须工作在足够大的回退(back-off)下,通常要求单音功率低于 P1dB 至少 10 dB。

量子测控信号链噪声/失真分布与增益分配示意 下行控制链 AWG / DAC 量化噪声 · 非线性 IQ 混频器 本振相位噪声 · IMD3 衰减器 / 滤波 热噪声(衰减引入) 稀释制冷机布线 热噪声随温度降低 量子比特 目标:波形保真 上行读出链 量子比特响应 微弱读出信号 量子限放大器 噪声温度 ≈ ħω/2kB HEMT 放大器 4 K · 噪声温度 3~5 K 室温放大器 热噪声主导 · 增益 30 dB ADC / 解调 量化噪声 · 时钟抖动 噪声预算(折算到输入端,示例值) 热噪声 20% 相位噪声 30% 量化噪声 22% 非线性失真 28% 增益分配原则 第一级:低噪声优先 增益 20~30 dB,压低后级贡献 中间级:线性度优先 回退 ≥10 dB,抑制 IMD3 末级:匹配 ADC 量程 信号占满量程 60%~80% 总增益校验 输出噪声 ≤ ADC 满量程/2N

噪声预算的折算方法

噪声预算的核心操作是把所有噪声源折算到同一个参考点,通常选链路输入端。折算规则是:某级噪声除以其之前所有级的净增益。例如一个三级链路,第一级增益 G₁=30 dB、噪声系数 NF₁=1.5 dB;第二级 G₂=20 dB、NF₂=6 dB;第三级 G₃=10 dB、NF₃=10 dB。用 Friis 公式:

F_total = F1 + (F2-1)/G1 + (F3-1)/(G1·G2)

线性化:F1=1.41, F2=3.98, F3=10
G1=1000, G1·G2=100000

F_total = 1.41 + (3.98-1)/1000 + (10-1)/100000
        = 1.41 + 0.00298 + 0.00009
        ≈ 1.413

NF_total = 10·log10(1.413) ≈ 1.50 dB

可以看到,总噪声系数几乎等于第一级噪声系数,后两级贡献不到 0.01 dB。这就是第一级必须低噪声、高增益的定量依据。反过来,如果第一级增益只有 10 dB,则第二级贡献会放大 10 倍,总 NF 会恶化到约 2.4 dB。

相位噪声与量化噪声的联合影响

在读出链中,本振相位噪声与 ADC 时钟抖动都会转化为采样时刻的不确定度。设本振在偏移频率 fm 处的相位噪声为 L(fm),则积分相位误差为:

σ_φ² = 2 · ∫ L(f_m) df_m   (单边带积分)

对 1 MHz 处 −140 dBc/Hz、10 kHz~10 MHz 积分,
假设平坦近似:σ_φ ≈ sqrt(2 · 10^(-14) · 10^7) ≈ 4.5×10⁻⁴ rad

这个量级对单比特门影响很小,但对多比特交叉共振门或长序列读出会累积。量化噪声方面,若 ADC 为 12 位、满量程 2 Vpp,则量化台阶 q = 2/4096 ≈ 0.49 mV,量化噪声有效值约 q/√12 ≈ 0.14 mV。若读出信号经放大后只有 0.5 mV 有效值,则 SNR 仅约 11 dB,远低于理论 74 dB,说明信号幅度与 ADC 量程的匹配比位数本身更关键。

非线性失真的观测与判断

实际调试中,判断非线性是否成为瓶颈,常用双音测试:向链路输入两个频率相近的音 f₁ 和 f₂,用频谱仪观察 2f₁−f₂ 与 2f₂−f₁ 处的 IMD3 产物。若 IMD3 比基波低不足 30 dB,说明链路已接近压缩区,需要增大衰减或降低输入功率。在频分复用读出中,这一指标直接对应量子比特间的读出串扰水平。

工程判断顺序:先测第一级噪声系数确认噪声地板,再测本振相位噪声确认相干性,然后用双音测试确认线性度,最后用已知幅度信号检查 ADC 有效位数。四步中任何一步不达标,都会使后续指标失去意义。

增益分配的可执行检查表

检查项目标值(示例)不达标时的调整
第一级噪声系数≤ 2 dB(室温)或 ≤ 0.5 dB(低温)更换低噪声放大器或降低前级衰减
第一级增益20~30 dB增加一级增益,但需复查线性度
本振相位噪声≤ −140 dBc/Hz @ 1 MHz更换低相噪源或加锁相环净化
单音回退≥ 10 dB 低于 P1dB增加衰减器或降低 DAC 输出幅度
ADC 信号占空比满量程 60%~80%调整末级增益或数字增益
IMD3 抑制≥ 30 dBc降低输入功率或更换高线性混频器

噪声预算与增益分配不是一次性的计算,而是随链路改动反复迭代的过程。每次更换器件、调整衰减或改变脉冲幅度,都应重新折算第一级等效噪声并复查 ADC 占用率。只有把四类噪声与失真放在同一张预算表里权衡,才能让量子测控链路既保持足够的信噪比,又不因过驱动而引入新的失真。