4. 微波控制硬件链路总览

超导量子比特的操控，本质上是用精心设计的微波脉冲去驱动一个非线性谐振电路。量子比特工作在约 10 mK 的稀释制冷机中，而所有控制信号都从室温电子学产生，经同轴线、衰减器、滤波器一路下行到芯片。理解这条链路，是判断“为什么波形对了、量子比特却不响应”这类问题的前提。本节把链路拆成信号产生、频率搬移、功率管理、频谱净化、信号放大五个功能段，并给出各器件的关键参数与选型逻辑。

一、链路的整体拓扑与信号流向

一条典型的 XY 控制链路可以概括为：任意波形发生器（AWG）产生基带包络 → IQ 调制器把基带搬到本振频率 → 可变衰减器设定功率 → 滤波器抑制谐波与泄漏 → 放大器补偿线缆损耗 → 最终送入量子比特的驱动端口。读取链路则多一个混频环节，把读出脉冲与连续本振混频后下变频到中频，再数字化。整条链路的噪声、非线性与相位漂移都会直接转化为量子比特的门误差。

二、任意波形发生器：包络的源头

AWG 负责产生 I/Q 两路基带信号，其采样率、垂直分辨率与通道间偏斜直接决定脉冲形状的精度。以 1 GHz 采样率、14 bit 分辨率的 AWG 为例，产生一个 20 ns 的高斯脉冲，时间轴上只有 20 个采样点，包络的平滑度受限于采样率；若把采样率提升到 2.4 GHz，同样脉冲有 48 个点，边沿更接近理想高斯。通道间偏斜若达到 10 ps，在 5 GHz 载波上对应约 18° 的相位误差，会直接恶化 IQ 调制器的边带抑制。因此选型时优先关注采样率、分辨率、通道偏斜与触发抖动，而不是单纯看输出幅度。

三、IQ 调制器与本振源：频率搬移的核心

IQ 调制器把基带 I/Q 信号与正交本振混频，输出单边带信号。理想情况下，载波泄漏与镜像边带都被完全抑制；实际器件中，I/Q 两路的幅度不平衡与相位偏差会引入镜像边带。若幅度失配 0.5 dB、相位偏差 3°，镜像抑制比大约只有 30 dB。校准方法是向 I 路注入直流偏置、向 Q 路注入另一路直流偏置，同时微调本振的相位，用频谱仪观察载波与镜像分量，逐步把两者压到最低。本振源的相位噪声同样关键：在 5 GHz 载波、1 MHz 频偏处若相位噪声为 -120 dBc/Hz，积分后对量子比特的退相干贡献通常在微秒量级，需要与量子比特本身的 T2 对比后再决定是否更换本振。

四、衰减器与滤波器：功率与频谱的守门人

衰减器的作用不只是把功率降到量子比特所需的水平，更重要的是隔离上游噪声。量子比特的驱动功率通常在 -70 dBm 到 -40 dBm 量级，而 AWG 输出可达 0 dBm 以上，因此链路中往往需要 40–60 dB 的总衰减。衰减器应尽量靠近量子比特端放置，这样上游器件产生的热噪声在到达芯片前已被大幅衰减。滤波器则负责抑制 IQ 调制器输出的谐波、本振泄漏以及 AWG 采样时钟的杂散。一个常见的做法是在调制器后加低通滤波器，截止频率略高于目标载波，把二次、三次谐波压到 -40 dBc 以下。滤波器的插损需要计入链路预算，否则实际到达量子比特的功率会低于预期。

五、放大器与混频器：读取链路中的角色

在 XY 控制链路中，放大器通常用于补偿长同轴线的损耗，但必须注意其噪声系数与 1 dB 压缩点。若放大器工作在压缩区附近，脉冲包络会被削顶，等效于给量子比特施加了非线性驱动，门保真度会明显下降。读取链路则不同：读出脉冲经量子比特反射后极其微弱，需要量子限幅放大器或行波参量放大器在 10 mK 级提供近量子极限的噪声性能，再经混频器下变频到中频。混频器的本振功率、变频损耗与端口隔离度决定了读取信噪比。若本振泄漏到射频端口，会抬高噪声底，使读取保真度下降。

六、链路预算示例

下面给出一条 XY 控制链路的功率预算示例，参数为教学假设值，用于说明各段如何累加。假设 AWG 输出 -10 dBm，IQ 调制器插损 6 dB，可变衰减器设为 20 dB，滤波器插损 1 dB，放大器增益 30 dB，线缆与连接器损耗 3 dB，最终到达量子比特的功率约为 -10 - 6 - 20 - 1 + 30 - 3 = -10 dBm。若量子比特实际需要 -50 dBm，则还需在靠近芯片处再增加 40 dB 衰减。这个计算说明：链路预算必须逐段核算，任何一段的插损或增益变化都会改变最终驱动强度。

七、关键参数速查

把这条链路当作一个整体来看，每一段都在用自己的方式“改写”信号：AWG 决定包络形状，调制器决定频率位置，衰减器决定功率量级，滤波器决定频谱纯度，放大器决定信噪比，混频器决定读取链路的频率搬移。只有逐段理解其参数与限制，才能在量子比特不响应、门保真度下降或读取信噪比恶化时，快速定位到具体环节并做出调整。