1. 异构量子处理器协同工程导论

量子计算正从“单一物理平台追求更多比特”转向“多种物理平台协同完成一个计算任务”的工程阶段。所谓异构量子处理器，是指由两种或两种以上物理实现机制不同、且各自具备独立量子操作能力的处理单元所构成的量子计算系统。这里的“异构”不是指同一芯片上不同区域的工艺差异，而是指量子比特的物理载体本身不同：超导transmon、离子阱中的囚禁离子、光量子中的光子模式、中性原子阵列中的里德堡原子，它们的信息编码方式、操控手段、退相干机制和互联能力都存在本质区别。

理解异构量子处理器，需要先看清各平台的“能力画像”。超导量子比特以微波脉冲操控，门速度快（单比特门约20～50 ns，两比特门约100～500 ns），适合做高速运算，但相干时间较短（典型T2约50～300 μs），且芯片间难以直接传递量子态。离子阱以激光或微波操控，相干时间长（可达秒量级），门保真度高，但门速度慢（两比特门约10～100 μs），扩展时电极与光路复杂度急剧上升。光量子平台以光子为信息载体，可在室温下传输，天然适合量子通信与模块间互联，但双光子门需要干涉与测量，概率性操作带来额外开销。中性原子阵列通过光镊排布原子，可形成数百至上千个原子的规则阵列，适合量子模拟与并行操作，但原子丢失与重装载会打断计算连续性。

把四类平台放在同一系统中，核心挑战并不在于“能不能连”，而在于“连起来之后还能不能保持量子性”。量子态不可克隆，任何转导、缓存或测量都会引入损耗与退相干。因此，异构协同工程的第一原则是：尽量减少量子态在不同物理载体之间的转换次数，能通过经典信息协调的环节就不要走量子通道。

具体来看，协同工程面临四类核心挑战。第一是物理接口的转换效率。例如把超导芯片中的微波光子转换为通信波段光子的微波—光转换器，目前典型转换效率在百分之几到百分之几十之间，插入损耗直接决定跨模块纠缠的保真度。第二是时序与同步。超导门在纳秒尺度，离子阱门在微秒尺度，两者相差三个数量级，调度器必须为不同平台分配不同的时间窗口，并在接口处插入同步脉冲，否则先完成的模块会因等待而退相干。第三是门集与编译的异构性。不同平台的原生门集不同，一个在超导上高效的量子线路，直接映射到离子阱上可能产生大量额外SWAP门。第四是错误模型与缓解策略的差异。超导以退相干和门错误为主，光量子以光子丢失为主，中性原子以原子丢失为主，统一的错误缓解框架需要按平台分别建模。

本课程的项目总览围绕一个可运行的异构协同原型展开。项目不要求真实搭建四类硬件，而是以“超导 + 离子阱 + 光互联”为最小异构组合，在仿真环境中完成从任务划分、接口建模、时序调度到结果聚合的完整链路。项目分为四个阶段：第一阶段建立各平台的噪声模型与门集描述；第二阶段设计跨平台接口的转导模型，包括转换效率、暗计数和同步延迟；第三阶段实现一个简单的异构编译器，把量子线路切分并映射到不同平台；第四阶段运行一个基准任务（例如 4 比特 GHZ 态的跨平台制备），观察保真度、通信开销和调度效率三项指标。