2. 量子比特与耦合器的物理接口

耦合器设计的第一步不是画耦合器本身,而是把量子比特“翻译”成耦合器能识别的电路语言。耦合器看到的不是抽象的量子比特,而是它呈现出的等效电容、等效电感、非线性、可调谐支路以及端口阻抗。只有把这些量写成明确的电路参数,耦合器才有可用的设计输入。

一、Transmon 的等效电路与接口参数

Transmon 可以看作一个由约瑟夫森结与并联大电容组成的非线性 LC 谐振子。其等效电路由结电容 C_J、结非线性电感 L_J 以及并联分流电容 C_B 构成,总电容 C_Σ = C_J + C_B。约瑟夫森结提供非线性电感,其小信号等效值为:

L_J = Φ₀ / (2π I_c √(1-(I_b/I_c)²))
Φ₀ = h/2e ≈ 2.0678×10⁻¹⁵ Wb

其中 I_c 为结临界电流,I_b 为偏置电流。当 I_b=0 时,L_J = Φ₀/(2π I_c)。Transmon 的等离子体频率为:

ω_p = 1/√(L_J C_Σ)
f_01 ≈ (√(8 E_J E_C) - E_C) / h
E_J = Φ₀ I_c / (2π),E_C = e²/(2C_Σ)

对耦合器而言,关键接口量是量子比特的等效阻抗与端口电容。典型 Transmon 的 C_Σ 在 80–120 fF,E_J/E_C 在 40–80,f_01 在 4.5–6.5 GHz。若耦合器通过电容 C_c 与量子比特相连,则耦合强度近似为:

g ≈ (C_c / √(C_Σ C_r)) · √(ω_q ω_r) / 2
其中 C_r、ω_r 为耦合器/谐振器的等效电容与频率

这说明耦合器设计必须知道 C_Σ、ω_q 以及可用的 C_c 范围。若 C_c 过小,耦合不足;过大则引入 Purcell 损耗与频率牵引。

二、Fluxonium 的等效电路与可调性

Fluxonium 在约瑟夫森结旁并联一个超电感 L_s 和一个较小电容 C,形成“结 + 超电感”的闭合回路。其等效电路包含结电容 C_J、结电感 L_J、超电感 L_s 与并联电容 C_B。超电感使相位滑移被抑制,从而获得较大的非线性与较低的跃迁频率。

Fluxonium 的频率对磁通高度敏感,其调谐关系可写为:

f_01(Φ) ≈ f_max · √(1 - (Φ/Φ₀)²)   (简化示意)
实际需用数值对角化求解

其中 Φ 为穿过超电感回路的磁通,Φ₀ 为磁通量子。典型 Fluxonium 的 f_01 在 0.5–2 GHz,E_J/E_C 在 5–20,L_s 在 100–500 nH。由于频率低、非线性大,Fluxonium 与耦合器的接口通常需要更宽的阻抗匹配范围,且耦合强度表达式中的 ω_q 显著低于 Transmon,导致同样 C_c 下 g 更小,需要重新设计耦合器几何。

三、耦合强度表达式与设计输入条件

无论 Transmon 还是 Fluxonium,耦合器与量子比特的接口都可抽象为“量子比特等效电路 + 耦合网络 + 耦合器端口”。耦合强度 g 的通用形式为:

g = (1/2) · √(ω_q ω_c) · (C_c / √(C_q C_c))
  = (1/2) · √(ω_q ω_c) · k
k = C_c / √(C_q C_c)

其中 ω_q 为量子比特频率,ω_c 为耦合器频率,C_q 为量子比特等效电容,C_c 为耦合电容,k 为归一化耦合系数。设计时需同时满足:

  • g/2π 目标值:通常 20–200 MHz,取决于门速度与串扰容忍度;
  • C_c 可实现范围:由版图最小间距与工艺决定,典型 1–10 fF;
  • 频率失谐 Δ = ω_q - ω_c:需满足 |Δ| ≫ g 以避免强牵引;
  • Purcell 限制:κ 与 g 需满足 κ < g²/Δ 以抑制量子比特衰减。

下面用一张接口关系图把上述电路级输入条件串起来:左侧是量子比特等效电路,中间是耦合网络,右侧是耦合器端口,下方给出关键参数与约束。

量子比特—耦合器电路级接口关系 量子比特等效电路 Transmon:C_J ∥ L_J ∥ C_B Fluxonium:C_J ∥ L_J ∥ L_s ∥ C_B C_Σ = C_J + C_B ω_q = 1/√(L_J C_Σ) f_01:4.5–6.5 GHz(Transmon) f_01:0.5–2 GHz(Fluxonium) 耦合网络 耦合电容 C_c 耦合器等效电容 C_r 耦合器频率 ω_c 归一化耦合系数 k = C_c / √(C_q C_r) 耦合器端口 端口阻抗 Z_c 耦合器频率 ω_c 衰减率 κ 目标耦合强度 g/2π = 20–200 MHz 耦合强度表达式 g = (1/2) · √(ω_q ω_c) · C_c / √(C_q C_r) C_q:量子比特等效电容;C_r:耦合器等效电容;C_c:耦合电容 设计约束条件 ① |Δ| = |ω_q − ω_c| ≫ g ② κ < g²/Δ(Purcell 抑制) ③ C_c 由工艺决定:1–10 fF ④ Transmon:E_J/E_C = 40–80 ⑤ Fluxonium:E_J/E_C = 5–20,L_s = 100–500 nH ⑥ 频率可调范围需覆盖目标 f_01

四、从等效电路到耦合器设计输入

把上述关系整理成耦合器设计的输入条件,可以按以下顺序落地。首先确定量子比特类型与目标频率:若选 Transmon,f_01 取 5.0 GHz,C_Σ 取 100 fF,E_J/E_C 取 50;若选 Fluxonium,f_01 取 1.0 GHz,L_s 取 200 nH,E_J/E_C 取 10。其次计算等效阻抗与端口电容,再根据目标 g/2π 反推 C_c。例如 Transmon 在 ω_q/2π=5 GHz、ω_c/2π=6 GHz、C_q=100 fF、C_r=200 fF 时,若目标 g/2π=50 MHz,则:

g = (1/2)·√(ω_q ω_c)·C_c/√(C_q C_r)
C_c = 2g·√(C_q C_r)/√(ω_q ω_c)
    = 2·(2π·50e6)·√(100e-15·200e-15)/√((2π·5e9)(2π·6e9))
    ≈ 3.2 fF

该 C_c 落在 1–10 fF 工艺窗口内,可行。若换成 Fluxonium,ω_q/2π=1 GHz,同样 C_c=3.2 fF 下 g/2π 会降至约 22 MHz,若仍需 50 MHz,则需增大 C_c 或降低 C_q,或调整耦合器频率。这就是为什么耦合器设计必须先把量子比特的等效电路参数固定下来。

实际设计中,C_c 的版图提取值往往与解析估算相差 10%–20%,建议在电磁仿真中提取 C_c 后再回代 g 表达式,并检查 |Δ| 与 κ 是否仍满足约束。

五、频率可调性与耦合强度的联动

Transmon 的频率可调性通常通过 SQUID 环路实现,即用两个约瑟夫森结并联,临界电流随外磁通变化:

I_c(Φ) = 2I_c0 |cos(πΦ/Φ₀)|
ω_q(Φ) = 1/√(L_J(Φ) C_Σ)

Fluxonium 则通过超电感回路的磁通调谐,其 f_01 对 Φ 的敏感度更高,但可调范围受 L_s 与 E_J/E_C 限制。无论哪种,耦合强度 g 都随 ω_q 变化,因此耦合器设计需在目标调谐点附近校核 g 的波动。若 g 波动超过 ±20%,则需在耦合器端引入可调耦合支路或采用固定耦合加频率补偿的方案。

最终,耦合器设计的电路级输入条件可归纳为:量子比特类型、C_Σ 或 C_q、ω_q 或 f_01、E_J/E_C、可调范围、目标 g/2π、工艺 C_c 窗口、κ 上限以及 |Δ| 约束。把这些量写成一份参数表,即可作为耦合器电磁建模与版图设计的起点。