1. 噪声感知量子编译导论
量子计算正处在从实验室原型走向工程系统的关键阶段。当前主流硬件属于含噪中等规模量子（NISQ）设备：量子比特数量有限，门保真度尚未达到容错阈值，退相干、串扰、读出误差等噪声持续侵蚀计算结果。在这样的背景下，量子程序不能像经典程序那样"写完即运行"，而必须经过一层专门的编译过程，把抽象的量子算法翻译成能在具体物理设备上执行、并且尽可能少受噪声影响的指令序列。这正是噪声感知量子编译要解决的问题。
课程目标
本课程围绕"如何在有噪声的真实设备上把量子程序编译得更好"展开，学完后应当具备三方面能力。第一，理解量子编译的完整流程，能够说清从量子线路到可执行脉冲/指令序列之间每一步在做什么、输入输出是什么。第二，掌握噪声感知的核心手段，包括设备拓扑约束下的映射与路由、基于错误率的门选择与方向调整、动态解耦与门合并等抑制策略，并能判断在什么场景下该用哪种手段。第三，建立成本优化的量化视角，能够用深度、门数、SWAP 数、估计保真度等指标衡量一次编译的优劣，并在多个可行方案之间做出取舍。
量子编译的基本流程
量子编译可以理解为一条从"逻辑描述"到"物理执行"的流水线，典型环节包括：
- 逻辑线路输入：算法以量子线路形式给出，包含单比特门、双比特门、测量等操作，此时量子比特是逻辑比特，不绑定任何物理位置。
- 逻辑优化：在不改变线路语义的前提下化简，例如消去相邻的互逆门、合并旋转角、识别并复用等价子线路。
- 映射（Mapping）：把逻辑比特分配到具体物理比特上。设备拓扑往往不是全连接，映射质量直接影响后续需要多少额外操作。
- 路由（Routing）：当某个双比特门的两个逻辑比特被放在不相邻的物理比特上时，需要插入 SWAP 门把信息搬运到相邻位置，再执行原门。
- 物理化与门分解：把抽象门转换为设备原生门集合，例如把任意双比特门分解为若干 CNOT 与单比特旋转。
- 调度与脉冲生成：安排各操作的时序，处理并行与依赖，最终生成可下发的指令或脉冲。
这条流水线中，映射与路由通常是成本增长的主要来源。一个看似只有几十个双比特门的算法，在稀疏拓扑上可能因为插入大量 SWAP 而使实际双比特门数翻数倍，而双比特门恰恰是噪声最重的操作。
为什么必须"噪声感知"
如果忽略噪声，编译器只需保证功能等价，把线路映射到任意满足连通性的物理比特即可。但真实设备上，不同物理比特和不同门方向的错误率差异可能达到一个数量级。举例来说，某超导设备上 CNOT(q0,q1) 的错误率可能是 0.8%，而 CNOT(q3,q4) 高达 3.5%；同一对比特，反向 CNOT(q1,q0) 的错误率也可能明显不同。若编译器随机选点，一个含 50 个双比特门的线路，仅因选错比特就可能让整体成功概率从约 0.67 掉到 0.17 以下。
噪声感知编译的核心思想，就是把设备的拓扑信息和校准信息作为编译的输入约束，让映射、路由、门分解等每一步都朝"错误更少"的方向决策。具体做法包括：优先把交互频繁的逻辑比特映射到高保真、低串扰的物理比特对；在双向门可用时选择错误率更低的方向；在路由时把 SWAP 代价按实际门错误率加权，而不是简单按数量计数；对空闲期较长的比特插入动态解耦脉冲以抑制退相干。
成本优化在 NISQ 时代的核心地位
在容错量子计算中，逻辑门错误可以被纠错码压制，编译只需关注资源规模。但在 NISQ 阶段，没有可用的纠错，每一次操作都直接消耗结果的可信度。此时编译成本几乎等价于"结果是否还有意义"：一个深度 200、双比特门 80 个的线路，在双比特门平均错误率 1% 时，粗略估计成功概率约为 0.9980≈0.45；若通过更好的映射与路由把双比特门降到 50 个，成功概率升到约 0.61。这十几个百分点的差距，往往决定一次实验能否观察到有意义的信号。
因此，成本优化不是锦上添花，而是 NISQ 编译的第一目标。实践中通常把多个指标加权成一个综合代价函数，例如：
cost = w_d * depth
+ w_2q * two_qubit_gate_count
+ w_swap * swap_count
+ w_err * (-log(fidelity_estimate))
# 示例权重（仅作教学假设）
w_d = 0.2, w_2q = 1.0, w_swap = 1.5, w_err = 5.0
其中保真度项取负对数，是为了把"乘积型"的成功概率转成"可加"的代价，便于优化器处理。权重的选择取决于任务：短深度优先的任务（如变分算法的单次评估）更看重深度项，而需要高保真的任务更看重错误率项。理解这些指标的来源与相互关系，是后续各章展开具体编译技术的基础。