3. 实验控制硬件与接口

量子实验的自动化，本质上是一条从“经典控制指令”到“量子操作”再到“经典测量结果”的闭环链路。这条链路的物理实现，依赖一组分工明确的硬件：任意波形发生器（AWG）负责产生精确的模拟控制信号，数字化仪（Digitizer）负责把模拟测量信号转回数字域，时间数字转换器（TDC）负责把光子到达等事件变成带时间戳的数字事件，FPGA 负责在微秒甚至纳秒尺度上做实时逻辑与反馈，而 GPIB、LXI、PXIe 等接口则决定这些仪器如何被上位机统一调度。理解它们的角色，是搭建可复现量子实验平台的基础。

一、AWG：把量子操作“写”成波形

在超导量子比特、离子阱或光量子实验中，很多操作最终都归结为对某个模拟通道施加一段精心设计的电压或电流波形。AWG 的核心能力，是把上位机给出的离散采样点序列，按固定采样率转换成连续模拟信号。例如一台 1 GS/s、14 bit 的 AWG，每个采样点间隔 1 ns，输出范围可设为 ±0.5 V。若要在超导量子比特上实现一个 20 ns 的 Gaussian 微波包络，就需要在 20 个采样点上写入对应幅值，再通过 IQ 混频搬移到 5 GHz 附近的比特频率。

实际配置时，关键参数包括采样率、输出幅值范围、通道间同步偏差和触发延迟。以双比特 CZ 门为例，两个 AWG 通道的波形必须保持确定的相对相位，否则门保真度会明显下降。因此，AWG 通常需要共享同一参考时钟和触发总线，并在软件中记录每个通道的延迟补偿值。复现实验时，这些补偿值必须与波形数据一起保存，否则同一段代码在不同接线条件下会得到不同结果。

二、数字化仪与 TDC：把量子测量结果读回来

数字化仪用于对模拟测量信号进行高速采样。在超导量子比特读取中，通常把读取腔的反射信号下变频到中频，再由数字化仪以 1～2 GS/s 采样，随后在 FPGA 或上位机中做解调，得到 I/Q 两路积分值。I/Q 平面上的点云分布，直接反映量子态区分度。若两个态的中心距离为 d，噪声标准差为 σ，则单次读取保真度大致随 d/(2σ) 增大而提高。这个比值是判断读取参数是否合理的直接依据。

TDC 则面向另一类测量：它不关心波形幅值，只关心事件到达的精确时刻。在光子计数、离子荧光探测或时间关联测量中，TDC 把探测器输出的逻辑脉冲转换为带时间戳的数字事件，时间分辨率可达皮秒量级。例如用 TDC 记录两个探测器之间的符合计数，若时间窗口设为 2 ns，就可以从符合计数的变化中判断纠缠源或单光子源的工作状态。TDC 的数据通常以“通道号 + 时间戳”的形式输出，后续分析依赖这些时间戳的绝对精度和通道间一致性。

三、FPGA：实时反馈的执行者

很多量子实验不能把所有数据都传回上位机再处理，因为反馈必须在量子相干时间内完成。FPGA 的价值就在于把判断逻辑下沉到硬件。典型流程是：数字化仪采样 → FPGA 解调并判决 → FPGA 在数百纳秒内改变 AWG 输出或触发下一段波形。例如在量子纠错或主动反馈实验中，FPGA 需要在 500 ns 内根据测量结果决定是否施加一个纠正脉冲。这个时间预算决定了哪些运算可以放在 FPGA 内，哪些必须提前离线计算。

FPGA 的配置通常以寄存器映射或 IP 核形式暴露给上位机。复现时，除了保存比特流文件，还要记录寄存器初值、时钟频率和触发条件。否则即使波形和采样数据一致，反馈时序也可能不同。

四、接口层：GPIB、LXI 与 PXIe 的分工

接口决定仪器与上位机之间的通信方式，也直接影响自动化脚本的延迟和同步能力。GPIB 是较老的并行总线，带宽低、延迟高，但大量传统仪器仍在使用，适合慢速参数扫描和状态查询。LXI 基于以太网，适合分布式仪器和较高吞吐的数据传输，常用于数字化仪、频谱仪等需要传大量数据的设备。PXIe 则把仪器模块插入同一机箱，共享背板时钟和触发线，适合需要多通道紧密同步的场景，例如多比特读取和实时反馈。

选择接口时，核心判断依据是：同步精度要求、数据吞吐量和是否需要实时反馈。若只是扫描激光功率并记录功率计读数，GPIB 或 LXI 足够；若要在多个 AWG 和数字化仪之间保持亚纳秒同步，PXIe 或带共享时钟的 LXI 更合适。实际系统中，三者常混合使用：PXIe 负责高速同步链路，LXI 负责大数据量读取，GPIB 负责老设备兼容。

五、同步与复现：硬件层最容易丢失的信息

硬件链路搭好之后，真正影响复现的往往不是“用了哪台仪器”，而是那些没有写进论文的同步细节。第一是参考时钟：所有 AWG、数字化仪和 TDC 应共享同一 10 MHz 参考，否则长时间平均后相位会漂移。第二是触发延迟：从 FPGA 发出触发到 AWG 实际输出波形之间存在固定延迟，这个值必须测量并记录。第三是通道间偏斜：多通道 AWG 的各通道输出时刻可能相差几十皮秒，对高保真门操作不可忽略。

一个可操作的检查方法是：用同一触发源同时触发 AWG 和数字化仪，AWG 输出一个已知的窄脉冲，数字化仪记录其到达时间。改变触发延迟参数，观察脉冲位置是否线性移动。若线性关系成立，说明延迟补偿模型可用；若出现跳变，则要检查触发路径上是否存在分频或重触发。这个测试不需要复杂设备，但能暴露大部分同步问题。

六、接口选择与系统组织的实际判断

把上述硬件组织成一个可运行系统时，可以用一个简单判断链来决定接口和拓扑：先问“反馈是否必须在相干时间内完成”，若是，则测量与判决路径必须走 PXIe 或 FPGA 直连，不能经过上位机；再问“单次实验产生多少数据”，若数字化仪每次采集需要传输数百 MB，则优先 LXI 或 PXIe 的 DMA 通道；最后问“是否有老仪器必须保留”，若有，则用 GPIB 做慢速控制，并把它排除在实时链路之外。

例如一个典型的超导多比特读取实验可以这样组织：PXIe 机箱内放置 AWG 模块和数字化仪模块，共享背板时钟与触发；FPGA 放在同一机箱或通过高速串行链路连接，负责实时解调与反馈；上位机通过 LXI 从数字化仪批量读取 I/Q 数据，通过 GPIB 控制一台老式直流源用于磁通偏置。这样，实时路径短而确定，慢速路径不影响相干操作，数据路径有足够带宽。

需要强调的是，接口本身不产生物理结果，但它决定了哪些操作可以自动化、哪些反馈可以实时完成、哪些数据可以被完整记录。量子实验的复现，往往不是败在量子物理本身，而是败在“触发延迟没记”“参考时钟没共享”“FPGA 寄存器初值丢了”这类工程细节上。把硬件角色和接口分工理清楚，才能让自动化脚本真正可移植、可复现。