4. 量子LDPC码的编码电路设计

量子LDPC码的编码问题，本质上不是“把信息比特搬进码字”这么简单。由于量子码必须同时满足X型与Z型稳定子约束，编码过程等价于在稳定子群定义的子空间内，把逻辑信息映射到物理比特上。因此，编码电路设计的第一步不是画门，而是把稳定子约束写成线性方程组，再通过线性代数手段求出编码映射。

一、编码的线性代数原理

设一个量子LDPC码有n个物理比特、m个独立稳定子生成元。对CSS类量子LDPC码，稳定子分为X型与Z型两组，分别对应校验矩阵H_X和H_Z，且满足H_XH_Z^T=0（模2意义下）。编码的目标是找到一组逻辑基态|0_L⟩和|1_L⟩，使它们同时被所有稳定子生成元固定为+1本征态。

在GF(2)上，这等价于求解线性方程组：

H_X · c^T = 0   (mod 2)
H_Z · c^T = 0   (mod 2)

其中c是n维二进制向量，表示计算基下的一个码字。所有满足上述方程的c构成码空间C。码空间维数k = n − rank(H_X) − rank(H_Z)，对应k个逻辑量子比特。编码电路的任务，就是构造一个从k个逻辑比特到n个物理比特的酉变换U_enc，使得U_enc|0⟩^⊗k|0⟩^⊗(n−k)落在码空间C中。

二、高斯消元法求编码映射

直接求解上述方程组并不困难，但量子LDPC码的校验矩阵通常很大且稀疏，因此需要利用稀疏结构。标准做法是对H_X和H_Z分别做高斯消元，将其化为行阶梯形或系统形式。

以H_X为例，通过行交换和行异或，将其化为：

H_X' = [ I_r  A ]

其中I_r是r阶单位阵，r = rank(H_X)，A是r×(n−r)的剩余矩阵。此时，前r个比特可由后n−r个比特线性表示。类似地处理H_Z，并保证两者消元后的支撑集不冲突。最终可得到一组逻辑算子：

X_L,i = X_i · (X型稳定子的乘积)
Z_L,i = Z_i · (Z型稳定子的乘积)

这些逻辑算子作用在k个选定的“逻辑比特”上，其余n−k个比特作为辅助比特被稳定子固定。编码电路就是实现这些逻辑算子从|0⟩态到码空间的映射。

三、稀疏编码电路与量子门实现

量子LDPC码的核心优势在于校验矩阵稀疏，因此编码电路也应保持稀疏。常见策略是：先对H_X和H_Z做稀疏高斯消元，尽量只使用行异或操作，避免填充（fill-in）。消元后，每个校验方程只涉及少量比特，对应的编码门也只需少量CNOT和Hadamard门。

对于CSS码，编码电路通常分为两个阶段：

1. X型稳定子编码阶段：用CNOT门将辅助比特与数据比特纠缠，使X型稳定子被满足。每个X型稳定子对应一个CNOT扇出，控制位为辅助比特，目标位为稳定子支撑集内的数据比特。
2. Z型稳定子编码阶段：用Hadamard门和CNOT门组合，使Z型稳定子被满足。通常先对辅助比特施加Hadamard，再用CNOT门将其与数据比特纠缠，最后再施加Hadamard。

以一个简单的[[5,1,3]]量子码为例，其稳定子生成元为：

X Z Z X I
I X Z Z X
X I X Z Z
Z X I X Z

通过高斯消元可得到编码电路：先用4个辅助比特分别对应4个稳定子，对每个稳定子支撑集内的比特施加CNOT，控制位为辅助比特。然后对辅助比特施加Hadamard，再施加第二轮CNOT，最后测量辅助比特并根据结果施加反馈。整个电路约需20个CNOT门和8个Hadamard门。

四、编码复杂度分析

编码复杂度主要取决于三个因素：校验矩阵的稀疏度、高斯消元后的填充量、以及逻辑算子的权重。对于稀疏LDPC码，若消元后每个校验方程平均涉及w个比特，则编码电路的门数约为O(nw)。对于码长n=1000、w=6的量子LDPC码，编码门数约6000个CNOT门，深度约为O(log n)或O(n)取决于并行化策略。

与表面码相比，量子LDPC码的编码复杂度通常更低，因为表面码需要O(n²)的门数进行编码，而LDPC码可做到O(n)。但代价是LDPC码需要更复杂的解码器，且编码电路中的长程连接可能增加物理实现难度。

五、小规模编码器实战

下面以[[7,1,3]]Steane码为例，给出一个可实际运行的编码器设计。Steane码的稳定子为：

X X X X I I I
X X I I X X I
X I X I X I X
Z Z Z Z I I I
Z Z I I Z Z I
Z I Z I Z I Z

编码电路如下：

# 初始化：7个数据比特置为|0>，6个辅助比特置为|0>
# 第一阶段：X型稳定子编码
for each X-stabilizer:
    H(aux)
    for each data qubit in support:
        CNOT(aux, data)
    H(aux)
    measure(aux)

# 第二阶段：Z型稳定子编码
for each Z-stabilizer:
    for each data qubit in support:
        CNOT(data, aux)
    measure(aux)

# 根据测量结果施加反馈X或Z门
# 最终得到逻辑|0>_L态

在模拟器上运行该电路，可观察到：初始时7个数据比特均为|0⟩，经过编码后，测量所有稳定子生成元，结果均为+1（即0概率为1）。若人为引入一个X错误在某个数据比特上，则对应的Z型稳定子测量结果会翻转为−1，从而检测到错误位置。这验证了编码电路的正确性。

从上述流程可以看出，量子LDPC码的编码电路设计是一个从线性代数到量子门映射的完整链条。关键难点在于：高斯消元后如何保持稀疏性、如何减少辅助比特和测量次数、以及如何将长程连接映射到实际硬件拓扑上。对于小规模码，可以手工推导编码电路；对于大规模码，则需要借助计算机辅助设计工具，自动完成消元、逻辑算子提取和门级优化。