1. 量子纠错工程导论
量子计算最反直觉的一点是：量子比特越多，系统反而可能越“脆弱”。一个物理量子比特的相干时间、门保真度、读出保真度只要稍有波动，整个算法的成功率就会指数级下降。量子纠错（Quantum Error Correction, QEC）要解决的，正是把大量“不完美”的物理量子比特，组织成一个“足够好”的逻辑量子比特。稳定子码是这条工程路线上最核心的数学与工程框架。
为什么物理量子比特不能直接用
以超导transmon为例，当前主流量子处理器中，单比特门保真度约 99.9%，双比特门约 99%～99.5%，读出保真度约 99%。这些数字看起来很高，但量子算法的线路深度往往达到 10³～10⁶ 量级。若双比特门错误率 p = 1%，经过 d 层门后，无纠错情况下错误概率近似为 1 − (1 − p)^d，当 d = 100 时已接近 63%。也就是说，物理错误会随线路规模迅速累积，算法结果几乎不可用。
更麻烦的是，量子错误不只是“比特翻转”。一个物理量子比特可能发生 X 翻转、Z 相位翻转、Y 同时翻转，还可能发生泄漏（leakage）到 |2⟩ 态、相干错误、串扰错误。量子纠错必须同时处理这些错误类型，并且不能通过“复制三份再投票”这种经典手段实现——因为量子不可克隆定理禁止复制未知量子态。
逻辑量子比特：用冗余换可靠
逻辑量子比特不是单个物理量子比特，而是由多个物理量子比特通过纠缠和测量共同编码出的一个受保护的自由度。它的核心思想是：把量子信息分散到多个物理比特的联合态中，使得局部错误不会直接破坏逻辑信息。逻辑错误率 p_L 与物理错误率 p 之间通常满足 p_L ∝ (p/p_th)^⌊(d+1)/2⌋，其中 p_th 是纠错阈值，d 是码距。只要 p < p_th，增加码距就能指数级压低逻辑错误率。
这就是“阈值定理”的工程含义：量子纠错不是让物理比特变好，而是让逻辑比特在物理比特不够好的前提下仍然可用。工程上真正要做的，是把 p 压到阈值以下，并让纠错循环的开销（测量、反馈、解码、延迟）不反过来成为新的错误源。
稳定子码的定位
稳定子码用一组相互对易的 Pauli 算符 S₁, S₂, …, S_{n−k} 来定义码空间：码字 |ψ⟩ 满足 S_i|ψ⟩ = |ψ⟩。这组算符称为稳定子群。逻辑算符则是与所有稳定子对易、但不属于稳定子群的 Pauli 算符。错误检测的方式是测量稳定子本征值：若某个稳定子测量结果为 −1，说明发生了可检测的错误；根据一组稳定子测量结果（syndrome），解码器推断最可能的错误并施加纠正。
稳定子码之所以成为工程主线，是因为它把“量子纠错”转化为“Pauli 测量 + 经典解码”的可实现流程。表面码（surface code）就是稳定子码的一个典型代表：它只需要最近邻测量，阈值约 1%，与超导硬件的连接拓扑天然匹配。下表给出几个代表性稳定子码的工程特征对比。
| 码型 | 物理比特数 | 码距 d | 阈值（近似） | 工程特点 |
|---|---|---|---|---|
| 三量子比特重复码 | 3 | 1 | 不纠错 | 只能检测 X 错误，教学用 |
| Steane [[7,1,3]] | 7 | 3 | 约 10⁻⁴ | 可纠任意单比特错误，需全连接 |
| 表面码 [[d²,1,d]] | d² | d | 约 1% | 最近邻，适合超导 |
| 颜色码 | d² | d | 约 0.1% | 支持横向门，解码复杂 |
从物理到逻辑的工程链路
一个完整的量子纠错循环包含以下环节：物理量子比特阵列 → 稳定子测量线路 → syndrome 提取 → 经典解码 → 反馈纠正 → 逻辑门操作。每个环节都有工程约束。例如，稳定子测量需要辅助比特和 CNOT 门，测量本身会引入错误；解码器必须在相干时间内完成计算，否则 syndrome 会“过期”；反馈纠正需要低延迟经典控制。
下面这张图给出从物理量子比特到逻辑量子比特的工程信号链，重点标出错误注入点、稳定子测量、解码与反馈之间的时序关系。图中以表面码的一个稳定子测量周期为例，展示 X 型与 Z 型稳定子交替测量、syndrome 生成、解码器推断错误位置并反馈纠正的完整路径。
稳定子码为什么适合工程实现
稳定子码的工程优势可以归纳为三点。第一，错误检测是“测量本征值”，不需要直接测量量子态，避免了测量坍缩破坏逻辑信息。第二，稳定子群可以用二元辛矩阵表示，解码问题可以转化为经典图论问题（如最小权重完美匹配），有成熟算法和硬件加速方案。第三，表面码等拓扑码只要求最近邻连接，与超导量子芯片的二维网格布局兼容，不需要长程耦合。
但工程挑战同样明显。稳定子测量需要额外的辅助比特和 CNOT 门，这些操作本身会引入错误；syndrome 数据量随码距增长，解码器必须在微秒级完成计算；逻辑门不能简单照搬物理门，需要魔态蒸馏或晶格手术等容错协议，资源开销可能达到数千个物理比特换一个逻辑比特。
课程路线图
本课程围绕“稳定子码 + 量子纠错工程”展开，共 30 章，分为四个阶段。第一阶段建立数学基础：Pauli 群、稳定子形式化、syndrome 与码距。第二阶段进入具体码型：重复码、Steane 码、表面码、颜色码，并比较它们的阈值与连接需求。第三阶段聚焦容错：逻辑门实现、魔态蒸馏、晶格手术、解码算法与延迟优化。第四阶段面向工程：资源估计、硬件映射、错误模型标定、实时解码架构与系统集成。