2. 量子计算基础与容错必要性

要评估容错量子计算的资源开销，必须先建立一套可量化的物理语言：量子比特如何表示信息、门如何改变信息、测量如何读出信息、噪声如何破坏信息，以及错误率低到什么程度才可能通过容错手段把计算“救回来”。本节围绕这条主线展开，为后续的资源估算提供参数基础。

量子比特、门与测量：计算的三个基本动作

经典比特只有 0 或 1，量子比特（qubit）则处于二维复向量空间中的单位态，可写成 |ψ⟩ = α|0⟩ + β|1⟩，其中 α、β 为复数且 |α|² + |β|² = 1。|α|² 与 |β|² 分别是测量得到 0 和 1 的概率。量子比特不能像经典比特那样被“读一眼”而不改变，测量会以概率方式坍缩到某个基态，因此量子算法的输出通常需要多次重复采样来估计概率分布。

量子门是作用在量子比特上的酉变换。单比特门中，X 门实现比特翻转，Z 门实现相位翻转，Hadamard 门 H 把 |0⟩ 变成 (|0⟩+|1⟩)/√2，制造叠加态。两比特门中，CNOT 以控制比特为条件翻转目标比特，是产生纠缠的基本手段。任意多比特酉操作都可以由单比特门加 CNOT 近似合成，因此“单比特门 + CNOT”常被当作通用门集的基准。门不是瞬时完成的：超导体系中单比特门约 20–50 ns，CNOT 约 100–500 ns；离子阱中门更慢但保真度更高。门的持续时间直接决定了在退相干时间内能执行多少步操作。

噪声模型与退相干：错误从哪里来

真实量子比特不是孤立的，会与环境耦合，产生退相干。描述噪声最常用的两个时间尺度是 T₁（能量弛豫时间）和 T₂（相位退相干时间）。T₁ 描述 |1⟩ 衰减到 |0⟩ 的时间常数，T₂ 描述叠加态相对相位丢失的时间常数。对超导量子比特，典型 T₁、T₂ 在 50–300 μs 量级；对离子阱，可达到秒级。若一次 CNOT 耗时 200 ns，而 T₂ = 100 μs，则单次门期间退相干带来的相位误差量级约为 t/T₂ ≈ 0.2%，这与当前超导器件的门错误率量级一致。

除退相干外，还有几类主要噪声：门操作不完美导致的控制误差（脉冲校准偏差、串扰）、测量错误（把 |1⟩ 读成 |0⟩ 或反之，典型 0.5%–3%）、以及态制备与泄漏误差（量子比特跑到 |2⟩ 等非计算态）。工程上通常用随机基准测试（Randomized Benchmarking）测单比特和两比特门的平均错误率，用量子过程层析或门集层析刻画更完整的噪声通道。一个常用的简化模型是“去极化噪声 + 测量翻转”：每个门后以概率 p 施加随机 Pauli 错误，测量前以概率 p_m 翻转结果。这个模型虽然粗糙，但足以支撑资源估算的初步量级判断。

错误率阈值定理：容错为何可能

阈值定理是容错量子计算的基石。它指出：若物理错误率低于某个阈值 p_th，则可以用编码和纠错把逻辑错误率压到任意低，代价是增加物理量子比特数和操作次数。直观理解是：纠错码把多个物理比特编码成一个逻辑比特，只要每个组件出错概率足够小，编码后的逻辑错误率随码距 d 增大而指数下降，典型形式为 p_L ≈ A·(p/p_th)^⌊(d+1)/2⌋。当 p < p_th 时，增大码距确实能降低逻辑错误率；当 p > p_th 时，纠错反而放大错误。

不同码和噪声模型给出的阈值不同。表面码在电路级去极化噪声下的阈值约为 0.5%–1%；在仅考虑数据错误、测量完美的简化模型下可到约 1%–3%。这意味着当前超导器件两比特门错误率约 0.1%–1%、测量错误约 1%–3% 的水平，已经接近但尚未稳定跨过电路级阈值。阈值不是单一数字，而是与码距、解码器、噪声相关性、门并行度都有关的工程边界。

容错为何是规模化的前提

假设一个量子算法需要 10⁶ 次逻辑门操作，而每个物理门错误率 p = 10⁻³。若不做纠错，整个计算成功概率约为 (1−p)^N ≈ e^(−pN) = e^(−1000)，几乎为零。即使把 p 降到 10⁻⁴，e^(−100) 仍然不可接受。这说明：仅靠提高物理保真度，无法支撑大规模算法；必须让逻辑错误率随规模增长而下降，而不是累积。

容错通过编码、综合征测量、解码和纠错反馈，把“错误累积”转化为“错误被持续压制”。其代价是资源开销：一个逻辑比特可能需要成百上千个物理比特，一次逻辑门可能需要多轮综合征测量。资源开销评估的核心任务，就是在给定物理错误率、码距、解码延迟和算法规模的前提下，估算需要多少物理比特、多少轮纠错、总运行时间多长，以及是否落在当前或近期硬件的可行范围内。

一个可复算的示例

设某超导器件两比特门错误率 p = 0.3%，测量错误 p_m = 1%，采用表面码，电路级阈值 p_th ≈ 0.7%。取码距 d = 5，经验公式 p_L ≈ 0.03·(p/p_th)^3 ≈ 0.03·(0.43)^3 ≈ 0.0024，即逻辑错误率约 2.4×10⁻³。若算法需要 10⁶ 次逻辑门，总失败概率约 1 − (1−0.0024)^10⁶ ≈ 1 − e^(−2400)，仍然接近 1。这说明 d = 5 不够，需要增大码距。取 d = 9，p_L ≈ 0.03·(0.43)^5 ≈ 4.4×10⁻⁵，总失败概率约 1 − e^(−44) ≈ 1，仍不理想。取 d = 13，p_L ≈ 0.03·(0.43)^7 ≈ 8.2×10⁻⁷，总失败概率约 1 − e^(−0.82) ≈ 56%，仍偏高。要降到 1% 以下，需要 p_L ≈ 10⁻⁸ 量级，对应 d ≈ 17–21。每个表面码逻辑比特约需 2d² 个物理比特，d = 17 时约 578 个物理比特/逻辑比特。若算法需要 100 个逻辑比特，仅存储就需约 5.8 万个物理比特，加上门操作和魔态蒸馏的辅助比特，总量可能到 10⁵–10⁶ 量级。

这个示例说明：资源开销对物理错误率极其敏感。p 从 0.3% 降到 0.1%，同样的 p_L 目标下码距可显著减小，物理比特数可能下降一个数量级。因此，容错资源评估不是单纯“数比特”，而是围绕错误率、阈值余量和码距展开的参数敏感性分析。

本节要点回顾

• 量子比特用复振幅描述，测量概率坍缩；门是酉变换，单比特门加 CNOT 构成通用门集。
• 退相干由 T₁、T₂ 刻画；门错误、测量错误、泄漏是主要噪声来源，常用随机基准测试标定。
• 阈值定理给出容错可行的边界：p < p_th 时，增大码距可指数压低逻辑错误率。
• 规模化算法要求逻辑错误率随规模下降，而非累积；容错是唯一已知的系统性路径。
• 资源开销评估的核心是 p → p_th → d → p_L → N_L → 总失败概率这条参数链，需同时关注比特数、时间和经典控制开销。