2. 量子计算资源度量体系

在讨论一个量子算法“能不能跑、要跑多久、需要多贵的机器”之前，必须先建立一套统一的资源度量语言。否则，一个团队说“需要 100 个量子比特”，另一个团队说“需要 10⁸ 个 T 门”，双方根本无法比较。本节要解决的核心问题是：量子计算中到底有哪些关键资源指标，它们各自度量什么，彼此之间又存在怎样的换算与约束关系。

一、从逻辑量子比特到物理量子比特

逻辑量子比特（logical qubit）是算法层面的抽象单位。当我们写一个量子线路、描述一个量子态或设计一个量子算法时，使用的都是逻辑量子比特。它假设量子门是完美的、测量是精确的、量子比特不会退相干。逻辑量子比特的数量决定了算法在“理想世界”中需要多大的寄存器。

物理量子比特（physical qubit）则是真实硬件上的物理载体，例如超导 transmon、离子阱中的离子或光子系统中的模式。物理量子比特会经历门错误、测量错误、退相干和串扰。为了用不完美的物理量子比特实现一个可靠的逻辑量子比特，通常需要量子纠错码（QEC），把多个物理量子比特编码成一个逻辑量子比特。

两者之间的关系可以概括为：

物理量子比特数 ≈ 逻辑量子比特数 × 每个逻辑比特所需物理比特数
每个逻辑比特所需物理比特数 ≈ f(码距 d, 物理错误率 p, 目标逻辑错误率 ε_L)

例如，在表面码（surface code）方案中，若物理错误率约为 10^-3，目标逻辑错误率约为 10^-6，码距 d 通常需要取 15～25 左右，每个逻辑量子比特大约需要 2d² 个物理量子比特，即约 450～1250 个物理量子比特。这个数字说明：逻辑量子比特与物理量子比特之间不是 1:1，而是存在一个由纠错码和硬件错误率共同决定的放大系数。

二、门资源：T 门、Clifford 门与测量

量子线路由门和测量组成，但不同门的“代价”差异巨大。在容错量子计算中，最常用的分类是 Clifford 门与 非 Clifford 门。

Clifford 门包括 Hadamard 门、S 门、CNOT 门等。它们的一个重要性质是：在稳定子形式下可以被经典计算机高效模拟，且在容错方案中通常可以通过横向门或码的自动同构实现，代价相对较低。

T 门是典型的非 Clifford 门。它无法被稳定子形式高效模拟，是实现通用量子计算的关键。但在容错架构中，T 门通常不能直接横向实现，而需要通过魔法态蒸馏（magic state distillation）产生。蒸馏过程本身要消耗大量物理量子比特、Clifford 门和测量，因此 T 门成为资源估算中最昂贵的门资源之一。

测量在容错计算中同样不可忽略。表面码的纠错循环需要不断测量稳定子，测量结果用于解码和反馈。测量次数、测量错误率和测量延迟都会直接影响逻辑错误率和线路执行时间。

因此，一个量子算法的门资源通常表示为：

T 门数量：N_T
Clifford 门数量：N_C
测量次数：N_M
T 门占比：N_T / (N_T + N_C)

其中 T 门数量往往是最关键的指标，因为它直接决定魔法态蒸馏工厂的规模和运行时间。

三、线路深度与时空体积

线路深度（circuit depth）是线路中从输入到输出最长路径上的门层数。它反映算法在时间维度上的串行长度。深度越大，量子态需要保持相干的时间越长，对退相干时间 T₂ 的要求越高。

时空体积（space-time volume）则把空间资源与时间资源结合起来，通常定义为：

时空体积 ≈ 物理量子比特数 × 线路执行时间
或更粗略地：时空体积 ≈ 逻辑量子比特数 × 线路深度

时空体积是衡量“总工作量”的指标。两个算法可能逻辑量子比特数相同，但一个深度大、一个深度小，时空体积就会显著不同。在硬件资源有限时，时空体积决定了任务能否在可接受的时间内完成。

四、关键指标之间的关系

这些指标不是孤立的，而是通过纠错码、门实现方式和硬件参数相互耦合。下图给出一个简化的资源关系视图，帮助理解从算法描述到物理资源估算的传递路径。

五、如何用这套体系做初步估算

假设我们要估算一个量子化学模拟算法。已知算法需要 100 个逻辑量子比特，逻辑线路深度约为 10⁷，其中 T 门数量约为 10⁸，Clifford 门数量约为 10⁹，测量次数约为 10⁷。硬件物理错误率 p = 10^-3，目标逻辑错误率 ε_L = 10^-6。

第一步，根据表面码经验公式，取码距 d = 21，每个逻辑量子比特约需 2d² ≈ 882 个物理量子比特。100 个逻辑量子比特对应约 88,200 个物理量子比特。

第二步，T 门蒸馏工厂需要额外物理量子比特。若每个 T 门蒸馏需要约 10⁴ 个物理量子比特的工厂面积，且需要并行蒸馏以匹配 10⁸ 个 T 门的总量，则工厂规模可能达到数万到数十万物理量子比特量级。

第三步，线路执行时间由逻辑深度和纠错循环时间决定。若每个纠错循环约 1 μs，逻辑门操作需要多个循环，则 10⁷ 逻辑深度对应的物理执行时间可能在数秒到数分钟量级。

第四步，时空体积约为物理量子比特数乘以执行时间。若物理量子比特数取 2×10⁵，执行时间取 100 s，则时空体积约为 2×10⁷ 量子比特·秒。

六、指标之间的常见误区

• 把逻辑量子比特数直接当作物理量子比特数。忽略纠错开销，会低估物理资源 2～3 个数量级。
• 只关注量子比特数，忽略 T 门数量。在某些算法中，T 门蒸馏工厂的物理资源甚至超过数据量子比特本身。
• 把线路深度等同于执行时间。容错架构中，每个逻辑门需要多个纠错循环，实际执行时间远大于逻辑深度乘以单门时间。
• 忽略测量资源。表面码每轮纠错都需要大量测量，测量错误率和延迟会显著影响逻辑错误率。