4、信号调理电路设计：差分信号接收、滤波（RC、有源）、放大、偏置调整、比较器整形
编码器输出的原始信号（无论是增量式A/B/Z正交信号，还是绝对式SSI/BiSS串行数据）在到达解码器（如FPGA、MCU、运动控制IC）之前，必然经过一段物理传输链路。在这条链路上，信号会受到共模噪声、反射、衰减、地电位差以及电磁干扰（EMI）的影响。信号调理电路（Signal Conditioning Circuit）的核心任务，就是将编码器输出的“原始物理量”转换为解码器数字接口能够可靠识别的“标准逻辑电平”。本章将围绕差分信号接收、滤波、放大、偏置调整与比较器整形五个核心环节展开，构建一个完整的信号调理链路设计方法论。
上图展示了信号调理的完整链路。在实际工程中，这五个环节并非孤立存在，而是相互耦合的。例如，差分接收器的共模输入范围决定了前端是否需要额外的偏置保护；滤波器的截止频率会影响后续比较器的响应延迟；而放大器的带宽则直接限制了整个链路能通过的最高信号频率。因此，设计时必须从系统级角度进行权衡。
4.1 差分信号接收：抗共模干扰的第一道防线
核心原理：编码器在工业现场通常采用差分驱动（如RS-422标准），即每个通道输出一对极性相反的信号（A+与A-）。差分接收器（如AM26LS32、DS26C32或集成在FPGA内的LVDS接收器）通过比较两路信号的差值来判断逻辑状态。其核心优势在于：任何叠加在两根线上的共模噪声（如电机驱动产生的干扰、地电位漂移）都会被差分放大器自然抵消，因为共模分量在减法运算中相互消除。
关键设计参数：
- 终端匹配电阻：对于长距离传输（>1米），必须在接收端跨接一个与电缆特性阻抗相等的电阻（通常为120Ω或100Ω）。该电阻用于吸收信号反射，防止振铃。对于RS-422标准，典型值为120Ω。
- 共模输入范围：接收器允许的共模电压范围（如AM26LS32为±7V）。若超出此范围，接收器可能闩锁或损坏，需增加钳位二极管保护。
- 迟滞特性：部分差分接收器内置约50mV的迟滞，可防止信号在阈值附近抖动时产生误触发。
4.2 滤波网络设计：RC无源与有源滤波的取舍
核心原理：滤波的目的是去除差分接收后信号中残留的高频噪声（如PWM驱动器产生的开关尖峰）和低频干扰（如电源纹波）。RC低通滤波器是最简单、成本最低的方案，但其带负载能力差，且截止频率受后级输入阻抗影响。有源滤波器（基于运放）则提供增益和缓冲，但会引入额外的延迟和噪声。
设计方法：
- 确定截止频率（f_c）：根据编码器最高输出频率（f_max）设定。一般取 f_c = 5~10 × f_max。例如，一个2500线编码器在3000RPM下输出频率为125kHz，则 f_c 应设为 625kHz~1.25MHz。
- RC无源滤波计算：选择 R 和 C 满足 f_c = 1/(2πRC)。注意 R 的取值需远小于后级输入阻抗（至少10倍），且远大于前级驱动阻抗（至少10倍）。
- 有源二阶滤波：采用Sallen-Key拓扑，可提供更陡峭的衰减特性（-40dB/decade）。但需注意运放的增益带宽积（GBW）必须大于 f_c × 增益。
| 类型 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| RC无源一阶 | 零成本、无延迟、无噪声 | 负载敏感、衰减斜率缓 | 信号干净、短距离、低速 |
| RC多级（二阶） | 衰减斜率改善 | 插入损耗增加 | 中等噪声环境 |
| 有源Sallen-Key | 带缓冲、增益可调、陡峭 | 运放延迟、电源噪声引入 | 长线传输、高噪声、需增益 |
4.3 放大与偏置调整：匹配解码器输入电平
核心原理：经过滤波后的差分信号幅值可能不足以驱动解码器的逻辑门限（如TTL的1.5V阈值）。例如，长线传输后信号幅值可能从5V衰减至2V。此时需要放大。同时，若解码器输入为单极性（0~3.3V），而信号是双极性（-2.5V~+2.5V），则必须进行偏置调整（电平抬升）。
操作流程：
- 增益设定：使用同相放大器，增益 A = 1 + R2/R1。目标是将信号幅值放大至解码器输入范围的80%~90%。例如，将2Vpp放大至3Vpp，则 A = 1.5。
- 偏置调整：在运放同相输入端叠加一个直流偏置电压 V_ref。通过分压电阻网络产生 V_ref，并利用电压跟随器隔离。计算公式：V_out = A × (V_in - V_ref) + V_ref。
- 单电源供电注意：若运放采用单电源（如5V），需确保输出摆幅不接近电源轨。选择轨到轨输出运放（如MCP6002）可最大化动态范围。
// 示例：将双极性±1V信号转换为0.5V~3.5V单极性信号
// 目标：V_out = 1.5 × V_in + 2.0V
// 设计：R1=1kΩ, R2=500Ω (增益1.5)
// 偏置：V_ref = 2.0V / (1 - 1.5) = -4V (需负电源或反相参考)
// 实际采用加法器结构：V_out = -(Rf/R1 × V_in + Rf/R2 × V_ref)4.4 比较器整形：施密特触发与信号净化
核心原理：比较器将模拟信号转换为数字逻辑电平。但简单的比较器在信号缓慢变化或叠加噪声时，会在阈值点附近产生多次翻转（抖动）。施密特触发比较器通过引入正反馈（滞回电压），使得上升沿和下降沿的阈值不同（如 V_th+ = 2.0V，V_th- = 1.0V），从而消除抖动。
设计要点：
- 滞回电压计算：滞回宽度 ΔV = V_th+ - V_th-。通常取信号幅值的10%~20%。若信号幅值为3V，则 ΔV 设为 0.3V~0.6V。
- 上拉电阻：开漏输出的比较器（如LM393）需外接上拉电阻（1kΩ~10kΩ）。上拉电阻影响上升时间，阻值越小上升越快，但功耗增大。
- 输出级匹配：若解码器为3.3V逻辑，比较器输出需通过电平转换或选择轨到轨输出型比较器（如TLV7011）。
常见误区：
- 误区一：认为滤波可以解决所有噪声问题。实际上，滤波会引入延迟，且对共模噪声无效。正确的做法是：先通过差分接收抑制共模，再通过滤波抑制差模，最后用滞回比较器消除残余抖动。
- 误区二：忽略比较器的传播延迟。对于高频信号（>500kHz），普通比较器（如LM311的200ns延迟）会导致严重的相位滞后。必须选择高速比较器（<20ns）。
- 误区三：偏置调整时未考虑温度漂移。运放的V_os和参考电压的温漂会导致阈值漂移，进而影响占空比。建议使用精密基准源（如TL431）而非电阻分压。