4. 隔离电源设计：隔离DC-DC选型与布局，LDO后级滤波
隔离通信方案里，电源是命脉。RS485收发器、隔离芯片、微控制器，哪一路供电出问题，通信就跟着崩。我见过不少项目，通信波形测出来乱七八糟，查到最后发现是隔离电源纹波太大，直接把信号淹没了。
这一节，咱们就聊聊隔离DC-DC怎么选、怎么布局，以及LDO后级滤波那些容易被忽略的细节。
4.1 隔离DC-DC选型：功率、纹波、爬电距离
选隔离DC-DC，说白了就是三个核心指标：功率够不够、纹波能不能忍、爬电距离安规过不过得去。
| 选型维度 | 关键参数 | 我的经验值 |
|---|---|---|
| 功率裕量 | 额定功率 × 0.7 ~ 0.8 | 留30%余量，别卡着极限跑 |
| 输出纹波 | 峰峰值 ≤ 50mV | 超过100mV，通信误码率明显上升 |
| 隔离耐压 | ≥ 3000Vrms | BMS场景建议5000Vrms起步 |
| 爬电距离 | ≥ 8mm（污染等级2） | PCB空间不够时，开槽解决 |
我个人习惯先算总功耗。比如RS485收发器加隔离芯片，典型功耗在0.5W~1W之间。选DC-DC时，我会挑额定功率2W左右的型号。为什么？
因为隔离DC-DC在轻载和满载时纹波表现差异很大。我曾经在一个项目里选了1W的模块，负载刚好0.8W，结果纹波飙到150mV，通信直接罢工。换成2W模块后，纹波降到30mV，问题消失。
4.2 布局要点：隔离带、回流路径、散热
布局这件事，我吃过不少亏。隔离DC-DC的布局，核心就一句话：原边和副边必须物理隔离，中间不要有任何走线穿过。
具体怎么做？
- 划隔离带： PCB上留出至少8mm的净空区域，不铺铜、不走线。我习惯在隔离带两侧各加一排地过孔，形成「地墙」，抑制共模干扰。
- 回流路径： 原边电容和副边电容要分别紧贴模块的输入输出引脚。回流路径越短，辐射越小。
- 散热： 隔离DC-DC效率一般在80%~85%，剩下的能量变成热量。模块底下铺铜散热，但注意不要破坏隔离带。
4.3 LDO后级滤波：纹波抑制与动态响应
隔离DC-DC输出端，我通常都会加一级LDO。为什么？因为DC-DC的开关噪声很难完全滤干净，而LDO的PSRR（电源抑制比）能再压掉20~40dB的纹波。
但LDO不是随便接个电容就能工作的。后级滤波设计，我总结了三步：
- 输入电容： 紧贴LDO输入端，用10μF陶瓷电容 + 0.1μF高频电容。陶瓷电容ESR低，能有效抑制高频噪声。
- 输出电容： 根据LDO数据手册选值。我习惯用22μF陶瓷电容，ESR控制在10mΩ以下。电容太大或太小，都会影响LDO的稳定性。
- 后级LC滤波： 如果对纹波要求极高（比如给ADC供电），我会在LDO输出再加一级LC滤波。电感选1μH~4.7μH，电容选10μF。
4.4 隔离电源设计知识体系
下面这张图，是我自己梳理的隔离电源设计核心逻辑。从选型到布局，再到后级滤波，每一步都有对应的关键动作。
4.5 实测验证：纹波与噪声
设计做完了，怎么验证？我的习惯是：用示波器在LDO输出端测纹波，带宽限制在20MHz。
为什么限制带宽？因为高频噪声会干扰真实纹波的读数。20MHz带宽下，纹波峰峰值如果超过30mV，我就得回头检查滤波电路。
另外，别忘了测一下启动波形。隔离DC-DC启动时，输出电压可能会有过冲。我遇到过一款模块，启动瞬间电压冲到6V，直接把后级LDO打坏了。后来在输出端加了一个TVS管，才把问题解决。
嗯，隔离电源设计这部分，核心就是选型、布局、滤波三个环节。每个环节都有坑，但只要你按上面的方法走一遍，基本不会出大问题。