3、电压采样电路调试：差分放大器、共模电压抑制、ADC参考电压校准

电压采样是BMS的“眼睛”。眼睛要是花了，后面的保护阈值、SOC估算全得跑偏。这一节我们专门聊聊电压采样链路上三个最关键的调试点：差分放大器、共模电压抑制，还有ADC参考电压校准。

我个人习惯把电压采样电路分成三段来看：前端衰减/差分输入 → 运放调理 → ADC量化。每一段都有坑，咱们一个一个填。

3.1 差分放大器：不只是“算减法”

BMS里电芯电压通常用差分放大器来采。为什么？因为电芯是串联的，每一节电芯的正负极对地都有很高的共模电压。比如第10节电芯，正极可能已经对地200V了。你想想看，单端采样根本没法用。

差分放大器的作用，就是只放大“+端”和“-端”的差值，把共模电压抑制掉。理想情况下，输出只跟差模信号有关。

但现实不是理想情况。

我在项目中遇到过一块板子，常温下采样精度挺好，一进高低温箱，误差直接翻倍。查了半天，问题出在差分放大器外围的匹配电阻上。

调试时我建议你重点关注以下几点：

• 电阻选型：用0.1%甚至更高精度的电阻。别省这个钱，省下来的精度最后都得用软件校准补，更麻烦。
• 布局布线：差分输入线要等长、平行走，远离功率电感和MOS管开关节点。我见过因为走线不对称导致的高频共模干扰。
• 输入阻抗：差分放大器的输入阻抗通常不高，如果电芯内阻大或者均衡电路漏电流大，会引入分压误差。

参数	理想值	实际调试关注点
电阻匹配精度	0.01%	使用高精度电阻阵列或集成差分放大器
输入阻抗	> 1 MΩ	检查是否与前端分压网络匹配
带宽	根据采样速率定	避免在开关频率附近产生混叠

3.2 共模电压抑制：看不见的干扰源

共模电压抑制比（CMRR）是差分放大器最重要的指标之一。说白了，就是放大器对“两端同时变化”的信号有多不敏感。

为什么会这样？因为电芯串联，电池包的总电压会随着充放电波动。比如从400V到420V，这个20V的变化对每一节电芯来说都是共模变化。如果CMRR不够，这个共模变化就会“漏”到输出端，变成测量误差。

我曾经踩过一个坑：某项目在Pack电压升高时，最低几节电芯的采样值会莫名其妙地偏低。一开始以为是电芯问题，后来用示波器测差分输出，发现共模电压变化时输出确实有微小偏移。换了一颗CMRR更高的运放，问题解决。

调试时怎么验证CMRR？我常用的方法：

1. 给差分输入端施加一个固定的差模电压（比如1V）。
2. 同时改变共模电压（比如从0V扫到100V）。
3. 记录输出变化。输出变化量 ÷ 共模变化量，就是CMRR的倒数。

如果发现CMRR不达标，先检查电阻匹配，再检查运放本身的CMRR规格。

3.3 ADC参考电压校准：精度最后的守门员

ADC的参考电压（Vref）直接决定了量化精度。假设一个12位ADC，Vref是3.3V，那么1LSB = 3.3V / 4096 ≈ 0.8mV。如果Vref漂了1%，量化误差就会超过8mV，这对电芯电压采样来说是不可接受的。

Vref的漂移主要来自两个地方：温度漂移和负载变化。

• 温度漂移：Vref芯片通常有温漂系数，比如±10ppm/°C。从-20°C到60°C，80°C的温差就能带来800ppm的漂移。
• 负载变化：ADC在采样时会从Vref抽取电流，如果Vref输出阻抗高，电压会被拉低。

我的做法：在PCB上预留一个高精度参考电压测量点。量产时，每块板子都测一次实际Vref值，写入EEPROM。软件在计算电压时，用这个实测值代替理论值。

校准步骤很简单：

1. 用高精度万用表（6位半以上）测量Vref引脚对地电压。
2. 记录ADC读到的原始码值。
3. 计算实际增益系数：K = Vref_实际 / Vref_理论。
4. 所有电压采样结果乘以K。

嗯，这里要注意：如果Vref温漂严重，单点校准不够。我建议做两点校准——在低温和高温各测一次，用线性插值补偿中间温度。

3.4 整体调试流程

把上面三块串起来，我一般按这个顺序调试：

1. 上电前检查：差分输入电阻网络焊接无误，Vref输出对地无短路。
2. Vref校准：先测Vref实际值，写入校准参数。
3. 差分放大器静态测试：输入端短接，看输出是否接近0V（考虑失调电压）。
4. 共模抑制测试：施加共模电压，观察输出变化。
5. 整链精度验证：用精密电压源模拟电芯电压，从0V到5V步进，记录ADC输出，计算全量程误差。

下面这张图是我自己总结的电压采样调试逻辑，你可以参考：

调试完成后，我建议做一次全温度范围验证。把板子放进高低温箱，从-20°C到60°C，每10°C记录一次采样误差。如果误差在±5mV以内，这条采样链路就算调通了。