3. 输出电容选型：ESR/ESL 对纹波的影响、MLCC 与电解电容的对比、电容并联策略
输出电容，说白了就是开关电源纹波的最后一道防线。很多工程师把精力都放在电感选型和环路补偿上，结果板子调出来纹波还是超标，一查，电容没选对。我刚开始做电源那会儿也犯过这毛病，选了个大容量电解，觉得容量够大纹波肯定小，结果高频纹波反而更大了。嗯，这里面的门道，咱们今天好好聊聊。
3.1 电容的等效模型：ESR 和 ESL 到底在哪儿捣乱？
理想电容的阻抗是 1/(2πfC)，频率越高阻抗越低。但现实中的电容不是这样。你想想看，电容内部有引脚、有电极、有介质，这些都会引入寄生参数。一个真实的电容，等效模型是这样的：
- ESR（等效串联电阻）：来自电极、引脚和介质的损耗。ESR 越大，电容充放电时发热越严重，纹波电压也越高。
- ESL（等效串联电感）：来自引脚和内部电极的寄生电感。ESL 会让电容在高频时呈现感性，阻抗反而随频率升高而增大。
- C（理想电容）：决定低频段的储能能力。
所以电容的总阻抗是：
Z = √( ESR² + (2πf·ESL - 1/(2πf·C))² )这个公式看着复杂，但核心就一句话：低频看容量，高频看 ESR 和 ESL。电容有个自谐振频率（SRF），低于 SRF 时呈容性，高于 SRF 时呈感性。我在项目中遇到过，一个 100μF 的电解电容，SRF 大概只有几十 kHz，到了几百 kHz 的开关频率下，它已经是个电感了，根本滤不掉纹波。
核心结论：输出纹波电压 ≈ ΔI × ESR + ΔI × ESL × (di/dt)。ESR 决定纹波的幅值，ESL 决定纹波的高频尖刺。想压纹波，先压 ESR 和 ESL。
3.2 MLCC 与电解电容：谁更适合做输出滤波？
这个问题没有标准答案，得看你的应用场景。我个人的习惯是：MLCC 负责高频，电解负责低频和储能。咱们直接上对比表：
| 参数 | MLCC（多层陶瓷电容） | 铝电解电容 | 钽电容 |
|---|---|---|---|
| ESR（典型值） | 1 ~ 10 mΩ（极低） | 10 ~ 100 mΩ（较高） | 100 ~ 500 mΩ（高） |
| ESL（典型值） | < 1 nH（极低） | 5 ~ 20 nH（较高） | 2 ~ 10 nH（中等） |
| 容量范围 | 1 pF ~ 100 μF | 1 μF ~ 10000 μF | 0.1 μF ~ 1000 μF |
| 耐压 | 6.3V ~ 100V+ | 6.3V ~ 450V | 2.5V ~ 50V |
| 温度特性 | X7R/X5R 稳定，Y5V 差 | 随温度变化较大 | 较稳定 |
| 寿命 | 极长（无电解液） | 有限（电解液干涸） | 中等 |
| 高频性能 | 优秀（SRF 可达 MHz） | 差（SRF 通常 < 100 kHz） | 中等 |
| 成本 | 中等（大容量贵） | 低 | 高 |
从表里能看出来，MLCC 在 ESR 和 ESL 上几乎是碾压级的优势。但 MLCC 有个致命弱点：容量做不大，而且大容量 MLCC 在直流偏压下容量会大幅衰减。我曾经测过一个 22μF/25V 的 X5R MLCC，加上 12V 偏压后，实际容量只剩不到 8μF。所以，别被标称容量骗了。
我的选型建议：
- 开关频率 > 200 kHz：优先用 MLCC，ESR 低，高频纹波压得住。
- 需要大容量储能（比如负载瞬态响应）：用铝电解或聚合物电容。
- 对体积和寿命有要求：MLCC + 少量电解的组合最稳妥。
- 钽电容？除非你预算充足且对容量密度有极端要求，否则我一般不推荐——它炸起来太吓人了。
3.3 电容并联策略：1+1 真的等于 2 吗？
很多工程师觉得，电容并联就是容量相加，纹波自然就小了。其实没那么简单。电容并联后，总 ESR 和 ESL 会降低，但也会引入新的问题——谐振。
咱们先看并联的好处。假设两个电容并联：
- 总容量：C_total = C1 + C2
- 总 ESR：ESR_total = ESR1 // ESR2（并联后降低）
- 总 ESL：ESL_total = ESL1 // ESL2（并联后降低）
所以并联确实能降低阻抗。但问题来了：不同容值的电容并联，会在某个频率点产生反谐振。比如你并了一个 10μF 的 MLCC 和一个 100μF 的电解，10μF 的 SRF 在 1 MHz 左右，100μF 的 SRF 在 50 kHz 左右。在 50 kHz 到 1 MHz 之间，两个电容的阻抗曲线会交叉，形成一个阻抗尖峰。这个尖峰处的阻抗可能比单个电容还高，纹波反而会变大。
我踩过这个坑。有一次做 5V/3A 的 buck，输出用了 2 个 100μF 电解 + 1 个 10μF MLCC，结果在 500 kHz 附近纹波出现了一个 30 mV 的尖刺。后来换成 3 个同容值的 22μF MLCC 并联，尖刺直接消失了。
并联策略的避坑指南：
- 同容值并联最安全：多个相同容值的 MLCC 并联，SRF 一致，不会产生反谐振。
- 不同容值并联要拉开差距：如果必须混用，让容值相差 10 倍以上（比如 10μF + 1μF + 0.1μF），这样反谐振点会被推到更高频，影响较小。
- 电解 + MLCC 组合：电解负责低频储能，MLCC 负责高频滤波。但要注意 PCB 布局，MLCC 要尽量靠近负载。
- 不要盲目堆电容：并联太多电容，总 ESL 虽然降低，但 PCB 走线的寄生电感会变成瓶颈。我一般控制在 3~5 个以内。
3.4 知识体系：输出电容选型的核心逻辑
下面这张图是我自己总结的选型流程，帮你快速理清思路：
3.5 实战案例：一个 12V 转 3.3V/2A 的 buck 输出电容选型
拿我最近调的一个板子举例。开关频率 500 kHz，输出 3.3V/2A，纹波要求 < 20 mVpp。
第一步：计算需要的总容量
根据负载瞬态要求，我算出来至少需要 100 μF 的总容量（这里不展开计算，后面章节会讲）。
第二步：选电容类型
500 kHz 属于高频，所以 MLCC 是主力。我选了 3 个 22 μF/25V X7R MLCC（1210 封装），并联后总容量 66 μF。但考虑到 DC 偏压衰减，实际在 3.3V 下大概只有 50 μF 左右。所以我又加了一个 47 μF/6.3V 的铝聚合物电容，ESR 只有 15 mΩ，负责低频储能。
第三步：并联策略
3 个 MLCC 同容值并联，SRF 一致，不会反谐振。铝聚合物电容的 SRF 在 100 kHz 左右，MLCC 的 SRF 在 2 MHz 左右，差距 20 倍，反谐振点被推到 3 MHz 以上，对 500 kHz 的开关频率影响很小。
第四步：验证结果
实测纹波 12 mVpp，完全满足要求。而且负载瞬态响应也很好，从 0.5A 跳变到 2A，电压跌落只有 35 mV。
一个小技巧：如果你手头没有合适的 MLCC，可以用多个小容值并联代替一个大容值。比如 10 个 10 μF 并联，ESR 和 ESL 比一个 100 μF 低得多，高频性能更好。但要注意 PCB 空间和焊接可靠性。
3.6 总结：记住这三条
- ESR 决定纹波幅值，ESL 决定高频尖刺——选电容先看这两个参数，别光盯着容量。
- MLCC 是高频纹波的克星，但要注意 DC 偏压衰减；电解电容适合低频储能，但高频性能差。
- 并联策略要讲究：同容值并联最安全，不同容值要拉开 10 倍以上差距，避免反谐振。
输出电容选型这事儿，说难不难，说简单也不简单。我见过太多工程师在这上面翻车，包括我自己。嗯，希望今天的内容能帮你少走点弯路。