4. 无源滤波设计:RC滤波、LC滤波的原理与计算

纹波问题,说白了就是电源里那些不干净的东西。你想想看,开关管一通一断,能量一放一收,输出端怎么可能干干净净?这时候,无源滤波就是最直接、最经济的解决办法。

我做了十几年电源设计,遇到过各种纹波问题。早期有个项目,驱动波形上有个300mV的尖刺,怎么调环路都不行。最后加了一级LC滤波,成本不到两毛钱,问题直接解决。嗯,从那以后,我对无源滤波就特别上心。

4.1 RC滤波:简单但有限

RC滤波,就是电阻加电容。结构简单,成本低,但有个致命弱点——有损耗。

核心原理:电容对高频信号呈现低阻抗,电阻限制电流。高频纹波通过电容旁路到地,低频成分保留。

计算公式其实不复杂:

截止频率:f_c = 1 / (2π × R × C)

衰减量(dB):-20 × log₁₀(f / f_c)   (当 f >> f_c 时)

举个例子。你有个100kHz的纹波,想衰减20dB。选R=10Ω,那么:

f_c = f / 10^(衰减量/20) = 100kHz / 10^(20/20) = 10kHz

C = 1 / (2π × 10Ω × 10kHz) ≈ 1.59μF

选个2.2μF的陶瓷电容就行。但注意,电阻上会有压降。如果负载电流是100mA,R=10Ω,那就白白掉了1V。这在低压系统中根本受不了。

避坑指南:我曾经在一个3.3V供电的传感器板上用了RC滤波,R选了47Ω。结果负载一上电,电压掉到2.8V,传感器直接不工作。后来换成LC滤波,问题才解决。RC滤波只适合小电流、对压降不敏感的场合。

4.2 LC滤波:效率优先

LC滤波用电感代替电阻。电感对交流呈现高阻抗,直流电阻却很小。所以效率高,压降小。

我个人的习惯是:只要空间允许,优先用LC滤波。尤其是功率稍大的场合,RC根本扛不住。

LC滤波的截止频率:

f_c = 1 / (2π × √(L × C))

衰减特性:二阶滤波,-40dB/十倍频。比RC的-20dB/十倍频猛多了。

举个例子。还是100kHz纹波,想衰减40dB。选L=10μH:

f_c = 100kHz / 10^(40/40) = 10kHz

C = 1 / (2π² × 10μH × (10kHz)²) ≈ 25.3μF

选个33μF的电容。注意,LC滤波有个谐振峰,如果阻尼不够,在截止频率附近反而会放大纹波。所以有时候需要加个小电阻做阻尼。

参数 RC滤波 LC滤波
衰减斜率 -20dB/十倍频 -40dB/十倍频
直流压降 大(I×R) 小(I×R_DC)
成本 低 中
适用电流 小(<100mA) 大(>100mA)
谐振风险 无 有(需阻尼)

4.3 π型滤波器设计实例

π型滤波器,就是C-L-C结构。前面一个电容,中间一个电感,后面又一个电容。效果比单级LC更好。

我去年做一个电机驱动板,母线电压上有2MHz的开关噪声,幅度有500mV。单级LC只能压到200mV,客户不认。后来换成π型,直接干到30mV以下。

设计步骤:

  1. 确定目标:输入纹波200mV,输出要求<20mV,频率2MHz。
  2. 选第一级电容:C1=10μF陶瓷,ESR≈5mΩ。高频阻抗约8mΩ。
  3. 选电感:L=4.7μH,自谐振频率>10MHz。直流电阻<20mΩ。
  4. 选第二级电容:C2=22μF陶瓷,ESR≈3mΩ。
  5. 验算:截止频率 f_c ≈ 1/(2π√(4.7μ×22μ)) ≈ 15.7kHz。对2MHz纹波衰减约-42dB。
实际衰减量 ≈ 20×log₁₀(2MHz/15.7kHz) × 2 ≈ 42dB

输出纹波 ≈ 200mV / 10^(42/20) ≈ 1.6mV

嗯,理论值很漂亮。但实际还要考虑PCB布局和寄生参数。

个人经验:π型滤波器的电感前后,一定要用地平面隔开。我见过有人把输入输出电容放得太近,结果高频噪声直接通过寄生电容耦合过去,滤波器白做了。布局时,让电流走一个“C”形路径,效果最好。

4.4 滤波电容的ESR/ESL影响

电容不是理想的。每个电容都有等效串联电阻(ESR)和等效串联电感(ESL)。

ESR会导致:

  • 纹波电流在ESR上产生压降,增加输出纹波
  • 电容自身发热,降低寿命

ESL会导致:

  • 高频时阻抗上升,滤波效果变差
  • 产生谐振峰,可能放大特定频率的噪声

我做过一个测试,用10μF的铝电解和10μF的MLCC做对比。在1MHz时,铝电解的阻抗已经升到2Ω以上,而MLCC还在10mΩ左右。差距太大了。

电容类型 典型ESR 典型ESL 适用频率
铝电解 几十mΩ~几Ω 几nH~十几nH <100kHz
钽电容 几百mΩ~几Ω 几nH <1MHz
MLCC 几mΩ~几十mΩ 几百pH~几nH <100MHz
薄膜电容 几mΩ~几十mΩ 几nH <10MHz

避坑指南:我曾经在一个DC-DC输出端用了两颗100μF铝电解并联,以为容量够大纹波就小。结果高频纹波反而比单颗还大。后来一查,是并联电容之间的ESL形成了谐振回路。从此以后,我习惯用一颗大MLCC加一颗小MLCC并联,大电容扛低频,小电容扛高频。

实际设计中,我建议:

  • 低频段(<100kHz):用铝电解或钽电容,容量大,成本低
  • 中频段(100kHz~1MHz):用MLCC,ESR低,效果好
  • 高频段(>1MHz):用小容值MLCC(0.1μF~1μF),ESL小
  • 关键位置:用多个不同容值电容并联,覆盖更宽频段

最后,给你一个我常用的经验法则:滤波电容的总阻抗,在目标频率上要小于负载阻抗的1/10。这样纹波才能被有效旁路。

无源滤波设计知识体系 无源滤波设计 RC滤波 截止频率 f_c=1/(2πRC) 衰减 -20dB/十倍频 有直流压降 I×R LC滤波 截止频率 f_c=1/(2π√LC) 衰减 -40dB/十倍频 有谐振峰需阻尼 π型滤波 结构 C-L-C 衰减 -60dB/十倍频 布局要求高 电容非理想特性:ESR / ESL ESR → 发热 + 纹波增大 ESL → 高频阻抗上升