效率定义与损耗构成:从公式到每一瓦特

做电源设计,说白了就是在跟效率较劲。我入行那会儿,师傅跟我说过一句话,到现在还记得——「效率不是算出来的,是一瓦一瓦省出来的。」今天咱们就把 BUCK 的效率掰开揉碎,看看每一分损耗到底藏在哪儿。

效率计算公式:最基础也最容易被忽略

效率的定义其实特别简单:

η = Pout / Pin × 100%

Pin 是输入功率,Pout 是输出功率。但实际测试时,我习惯用另一种方式:

η = Pout / (Pout + Ploss) × 100%

为什么?因为 Pin 不好直接测准,尤其是高频开关的时候。把总损耗 Ploss 算清楚,反而更靠谱。

关键点:效率不是固定值,它随负载变化。轻载时效率低,重载时效率高,但过了某个点又会下降。这个拐点,就是咱们调优的重点。

损耗构成全景图

BUCK 的损耗,我习惯分成五大类。先看一张总图:

BUCK 变换器损耗构成 总损耗 Ploss 导通损耗 开关损耗 驱动损耗 静态损耗 磁芯损耗 设计要点 • 轻载时:静态损耗和驱动损耗占主导 • 重载时:导通损耗和磁芯损耗占主导

这五类损耗,在不同负载下占比完全不同。咱们一个一个说。

导通损耗:电流流过就有代价

导通损耗,就是电流流过 MOSFET 的导通电阻 Rds(on) 时产生的焦耳热。公式很简单:

Pcond = I² × Rds(on) × D

D 是占空比。注意,这里用的是 RMS 电流,不是平均电流。我见过不少新手直接用平均电流算,结果效率预估偏了 5% 以上。

我的经验:选 MOSFET 时,别只看 Rds(on) 的典型值,要看它在实际结温下的值。100°C 时 Rds(on) 可能翻倍。我曾经在一个 12V 转 5V 的项目里,就因为没考虑温升,效率从 92% 掉到了 86%。

开关损耗:高频的代价

开关损耗发生在 MOSFET 开通和关断的瞬间。公式长这样:

Psw = 0.5 × Vin × Iout × (tr + tf) × fsw

tr 是上升时间,tf 是下降时间,fsw 是开关频率。频率越高,开关损耗越大。这也是为什么现在很多设计开始用 GaN 和 SiC——它们的开关速度更快。

注意:开关损耗和频率成正比。如果你把频率从 200kHz 提到 400kHz,开关损耗直接翻倍。但电感可以变小,这是个 trade-off。我一般先算一下,看看哪个方向更划算。

驱动损耗:门极充电也要能量

驱动损耗,就是给 MOSFET 门极电容充放电消耗的能量:

Pdrv = Qg × Vdrv × fsw

Qg 是门极总电荷,Vdrv 是驱动电压。这个损耗在轻载时特别明显,因为负载电流小,驱动损耗占比就大了。

我记得有个项目,轻载效率死活上不去。查了半天,发现驱动电压设的是 10V,其实 5V 就够了。改完之后,10mA 负载下的效率从 68% 提到了 78%。

静态损耗:芯片自己也要吃饭

静态损耗包括控制器的静态电流 Iq、反馈电阻分压、以及各种偏置电路的功耗:

Pq = Vin × Iq

这个值一般不大,但在待机或轻载时,它可能就是效率杀手。我见过一些低功耗设计,Iq 只有几微安,但反馈电阻用了 10kΩ,结果分压电流比芯片本身还大。

避坑指南:我曾经在一个电池供电的项目里,为了省成本用了大阻值的反馈电阻,结果静态损耗占了总损耗的 30%。后来换成 1MΩ 级别的电阻,效率直接提了 5 个点。记住,轻载时每一微安都要算。

磁芯损耗:电感不是理想的

磁芯损耗分三部分:磁滞损耗、涡流损耗和剩余损耗。工程上常用 Steinmetz 公式估算:

Pcore = k × f^α × B^β

k、α、β 是磁芯材料的系数,B 是磁通摆幅。这个公式看着简单,但系数得从 datasheet 里查,不同厂家差别挺大。

我个人的习惯是,先按公式估算,再实际测一下电感温升。如果电感比 MOSFET 还热,那多半是磁芯损耗算少了。

各类损耗对比一览

损耗类型 主要来源 与频率关系 与负载关系 轻载占比 重载占比
导通损耗 MOSFET Rds(on) 无关 平方关系 低 高
开关损耗 开通/关断过程 正比 线性 中 中
驱动损耗 门极充放电 正比 无关 高 低
静态损耗 控制电路、偏置 无关 无关 高 低
磁芯损耗 电感磁芯 指数关系 与纹波相关 低 中

这张表我建议你存下来。做效率优化时,先看负载条件,再对照表格,就知道该从哪类损耗下手。

小结

效率不是算出来的,是一瓦一瓦省出来的。今天咱们把五类损耗都过了一遍,每类损耗都有它的「主场」。轻载时盯着静态和驱动损耗,重载时盯着导通和磁芯损耗。记住这个原则,调优就有方向了。