第4章 MOSFET选型：Rds(on)、Qg、Qgd、Coss对效率的影响
MOSFET选型，说白了就是一场权衡游戏。你不可能找到一颗“完美”的管子——导通电阻小的，开关损耗往往大；开关快的，体二极管又可能拖后腿。我做了这么多年电源，见过太多工程师拿着Datasheet上的几个数字就拍板，结果板子调出来效率死活上不去。
这一章，咱们就把MOSFET的几个关键参数掰开揉碎，看看它们到底怎么影响同步整流的效率。
4.1 四个核心参数，一个都不能少
同步整流BUCK里，MOSFET的损耗主要分三块：导通损耗、开关损耗、驱动损耗。而Rds(on)、Qg、Qgd、Coss这四个参数，正好对应着这三块损耗。
| 参数 | 全称 | 主要影响 | 典型量级（低压MOSFET） |
|---|---|---|---|
| Rds(on) | 漏源导通电阻 | 导通损耗（I²R） | 1~10 mΩ |
| Qg | 总栅极电荷 | 驱动损耗（Qg × Vdrv × fsw） | 10~100 nC |
| Qgd | 米勒电荷 | 开关过渡时间、米勒平台 | 3~30 nC |
| Coss | 输出电容 | 开关损耗（Coss × Vin² × fsw） | 200~2000 pF |
核心矛盾：Rds(on) 和 Qg 通常是反比关系。想要导通电阻小，就得用更大的芯片面积，栅极电荷自然就上去了。选型就是在这两者之间找平衡点。
4.2 Rds(on)：导通损耗的“罪魁祸首”
导通损耗的计算很简单：Pcond = Irms² × Rds(on)。但这里有个坑——Rds(on) 是随温度变化的。25°C时标称1mΩ的管子，到了100°C结温，可能就变成1.6mΩ甚至更高。
我记得有一次做48V转12V的模块，满载电流30A。我按25°C的Rds(on)算导通损耗，觉得3W不到，散热没问题。结果热成像一打，MOSFET表面温度直接飙到110°C。一查，结温下的Rds(on)已经翻倍了，导通损耗接近6W。
我的习惯：选型时直接用125°C结温下的Rds(on)最大值做计算。Datasheet里通常会给一个归一化曲线，乘以25°C的典型值就能得到高温下的值。别偷懒，这一步省不了。
4.3 Qg 与 Qgd：开关损耗的“幕后推手”
开关损耗比导通损耗复杂得多。它跟电压、电流、开关频率、驱动能力都有关系。而Qg和Qgd，就是描述开关过程快慢的关键。
驱动损耗 Pdrive = Qg × Vdrv × fsw。这个公式很直接，但很多人忽略了——驱动损耗是消耗在驱动芯片上的，不是MOSFET本身。不过它会影响系统总效率，尤其是高频轻载时。
真正影响MOSFET自身开关损耗的，是Qgd（米勒电荷）。为什么？
开关过程中，Vds 和 Id 的交叠时间，主要由米勒平台持续时间决定。米勒平台越长，开关过渡越慢，交叠损耗越大。而米勒平台的持续时间，正比于 Qgd / Igate。
我曾经踩过的坑：选了一颗Qg只有15nC的“高速”MOSFET，以为开关损耗肯定小。结果上机测试，轻载效率确实不错，但满载时开关管温升异常。后来用示波器一看，米勒平台拖了将近100ns。原来这颗管子Qgd虽然不大，但内部栅极电阻Rg很大，导致实际栅极充电电流被限制住了。所以，光看Qg不够，还得看Qgd和Rg的组合。
4.4 Coss：被低估的损耗来源
Coss 是MOSFET的输出电容。在硬开关拓扑里，每个开关周期，Coss 都要充放电一次。这部分能量损耗是：Pcoss = ½ × Coss × Vin² × fsw。
注意，这个损耗跟负载电流无关。轻载时，它可能成为效率杀手。
举个例子：输入48V，开关频率200kHz，Coss = 500pF。算下来：
P_coss = 0.5 × 500e-12 × 48² × 200e3
= 0.5 × 500e-12 × 2304 × 200e3
= 0.1152 W看起来不大？但如果你用的是Coss = 2000pF的管子，这个值就变成0.46W了。在轻载（比如1A输出）时，这0.46W可能占了总损耗的很大比例。
我的建议：如果应用场景有较长时间的轻载工况，优先选Coss小的管子。有些厂商会标注“Coss at Vds = 0V”和“Coss at Vds = Vin”，后者更接近实际工作点。
4.5 同步整流MOSFET的选型策略
同步整流BUCK里，上管（控制管）和下管（同步管）的损耗分布不一样，选型侧重点也不同。
| 角色 | 主要损耗 | 选型优先级 | 说明 |
|---|---|---|---|
| 上管（Q1） | 开关损耗 + 导通损耗 | Qgd < Coss < Rds(on) | 硬开关，米勒效应明显，优先降低开关损耗 |
| 下管（Q2） | 导通损耗（占主导） | Rds(on) < Qg < Coss | 零电压开关（ZVS），导通损耗是主要矛盾 |
为什么会这样？你想想看，下管在死区时间里体二极管导通，之后MOSFET导通时Vds已经接近0V了，所以开关损耗很小。但下管导通时间占空比大（1-D），电流有效值高，导通损耗自然就成了大头。
上管就不一样了。它是在高电压下开通和关断的，开关损耗占比很大。尤其是高频应用，上管的开关损耗可能超过导通损耗。
实战策略：
- 上管：选Qgd小、Coss小的管子。Rds(on)可以适当放宽，比如比下管大30%~50%。
- 下管：选Rds(on)尽可能小的管子。Qg大一点没关系，因为驱动损耗可以接受。
- 如果只能用同一颗管子：那就按上管的需求来选，因为上管的开关损耗更难优化。
4.6 一个完整的选型计算示例
咱们来走一遍实际计算。假设一个同步整流BUCK：
- Vin = 12V，Vout = 3.3V，Iout = 10A
- fsw = 500kHz
- 占空比 D = 3.3/12 = 0.275
候选MOSFET A和B的参数如下：
| 参数 | MOSFET A | MOSFET B |
|---|---|---|
| Rds(on) @ 25°C | 4.5 mΩ | 6.0 mΩ |
| Rds(on) @ 125°C | 7.2 mΩ | 9.6 mΩ |
| Qg | 25 nC | 15 nC |
| Qgd | 8 nC | 4 nC |
| Coss | 600 pF | 350 pF |
| Vdrv | 5V | 5V |
上管损耗估算（假设上升/下降时间各20ns）：
MOSFET A:
P_sw = 0.5 × V_in × I_out × (t_rise + t_fall) × f_sw
= 0.5 × 12 × 10 × (40e-9) × 500e3
= 1.2 W
P_cond = I_rms² × R_ds(on) @125°C
I_rms = I_out × sqrt(D) = 10 × sqrt(0.275) ≈ 5.24 A
P_cond = 5.24² × 0.0072 ≈ 0.198 W
P_drive = Q_g × V_drv × f_sw = 25e-9 × 5 × 500e3 = 0.0625 W
P_coss = 0.5 × C_oss × V_in² × f_sw = 0.5 × 600e-12 × 144 × 500e3 = 0.0216 W
总上管损耗 ≈ 1.2 + 0.198 + 0.0625 + 0.0216 ≈ 1.48 WMOSFET B:
P_sw = 0.5 × 12 × 10 × (20e-9) × 500e3 = 0.6 W
P_cond = 5.24² × 0.0096 ≈ 0.264 W
P_drive = 15e-9 × 5 × 500e3 = 0.0375 W
P_coss = 0.5 × 350e-12 × 144 × 500e3 = 0.0126 W
总上管损耗 ≈ 0.6 + 0.264 + 0.0375 + 0.0126 ≈ 0.914 W看到了吗？MOSFET B虽然Rds(on)大了33%，但开关损耗只有A的一半。在上管这个位置，B的总损耗反而比A低了38%。
我的经验：高频应用（>300kHz）里，上管选型时，开关损耗的权重至少占60%。别被Rds(on)的小数字迷惑了。
4.7 知识体系总览
下面这张图，把MOSFET选型的核心逻辑串起来了。你可以把它当作选型时的检查清单。
嗯，这张图把整个选型逻辑串起来了。从上到下，先看输入条件，再判断角色，然后按优先级选参数，最后算总损耗做决策。
4.8 避坑指南
最后，分享几个我踩过的坑，希望能帮你少走弯路。
坑1：只看典型值，不看最大值。Datasheet里Rds(on)的典型值往往很漂亮，但实际量产时，最大值可能比典型值高20%~30%。我习惯用最大值做设计，留够余量。
坑2：忽略体二极管的反向恢复。同步整流下管虽然实现了ZVS，但体二极管在死区时间里还是会导通。如果体二极管反向恢复电荷Qrr太大，会在上管开通时造成额外的电流尖峰和损耗。选型时留意一下Qrr，或者选带肖特基二极管并联的MOSFET。
坑3：Coss随Vds变化。Coss不是常数。Vds越低，Coss越大。有些厂商会给出Coss vs Vds曲线。计算损耗时，用实际工作电压下的Coss值，别直接用0V时的值。
选型没有标准答案，只有最适合你应用场景的答案。把Rds(on)、Qg、Qgd、Coss这四个参数吃透，再结合你的实际工况做计算，效率优化就有了方向。