3. 寄生参数影响：PCB走线寄生电感、电容对开关节点振铃的影响
做同步整流电源设计，最难搞的是什么？我个人觉得，不是控制环路，也不是MOSFET选型，而是那些看不见摸不着的寄生参数。你想想看，原理图上明明就一个开关节点，示波器一测，振铃能窜到天上去。这背后，就是PCB走线的寄生电感和寄生电容在捣鬼。
说白了，开关节点上的振铃，就是寄生电感和寄生电容之间发生了高频谐振。这个谐振频率通常几十MHz到几百MHz，能量不小，轻则增加损耗，重则烧管子。我刚开始做电源那会儿，就吃过这个亏。
3.1 寄生电感从哪来？
PCB上任何一段走线都有寄生电感。对于同步整流Buck电路，最关键的几段走线是：
- 功率回路走线：从输入电容正极 → 上管漏极 → 上管源极 → 开关节点 → 下管漏极 → 下管源极 → 输入电容负极。这个回路面积越大，寄生电感越大。
- 栅极驱动走线：从驱动芯片到MOSFET栅极的走线。这段走线的寄生电感会和栅极电容形成LC振荡，导致栅极波形出现振铃。
- 输出回路走线：开关节点到输出电感的走线，以及输出电容的回路。
我给大家一个经验数据：PCB走线的寄生电感大约是 1 nH/mm（对于1oz铜厚、0.5mm宽走线）。这个数值会随走线宽度和铜厚变化，但作为估算足够了。
关键结论：功率回路每增加1mm走线长度，就会增加约1nH寄生电感。在100MHz的振铃频率下，1nH电感的感抗是0.628Ω，看起来不大，但别忘了振铃电流峰值可能达到几安培，产生的电压尖峰就是几伏。
3.2 寄生电容从哪来？
寄生电容主要来自：
- 开关节点对地电容：开关节点铜皮与底层地平面之间的平板电容。这个电容和PCB层叠结构、介质厚度有关。
- MOSFET的Coss：MOSFET的输出电容，包括Cds和Cdg。这个电容是非线性的，随电压变化。
- 焊盘之间的耦合电容：相邻焊盘、过孔之间的杂散电容。
我记得有一次，一个同事设计的电源，开关节点振铃特别严重。查了半天，发现他把开关节点的铜皮画得特别大，说是为了散热。结果这块大铜皮和底层地平面之间形成了一个不小的平板电容，和回路寄生电感一配合，振铃频率正好落在100MHz附近，EMI测试直接超标。
我的习惯：开关节点铜皮不要贪大，够用就行。一般我会控制在能承载电流的最小宽度，再稍微加一点余量。散热的问题，靠底部过孔和铜皮解决，别在开关节点上堆铜。
3.3 振铃是怎么产生的？
来看一个典型的同步整流Buck电路开关节点等效模型：
当上管Q1关断、下管Q2还未导通时，开关节点处于高阻状态。此时回路中的寄生电感Lp（Lp1+Lp2+Lp3）和寄生电容Cp（包括MOSFET的Coss和PCB寄生电容）就构成了一个LC谐振回路。谐振频率为：
f_res = 1 / (2π × √(Lp × Cp))举个例子：假设Lp = 5nH，Cp = 50pF，那么谐振频率就是：
f_res = 1 / (2 × 3.14 × √(5e-9 × 50e-12))
= 1 / (6.28 × √(2.5e-19))
= 1 / (6.28 × 5e-10)
≈ 318 MHz这个频率的振铃，辐射能力很强，EMI测试很容易超标。
3.4 寄生参数对振铃幅值的影响
振铃的幅值取决于：
- 回路寄生电感Lp：Lp越大，存储在电感中的能量越多，振铃幅值越大。
- 开关速度di/dt：di/dt越大，在寄生电感上产生的感应电压V = L × di/dt越大。
- 阻尼电阻R：回路中的等效串联电阻（包括走线电阻、MOSFET导通电阻等）提供阻尼。R越大，振铃衰减越快。
我曾经踩过的坑：有一次设计一个48V输入、12V输出的同步整流电源，开关频率200kHz。为了追求效率，我选用了超快开关速度的GaN FET。结果上电测试，开关节点振铃幅值达到了输入电压的1.5倍，直接把下管击穿了。后来分析，就是因为GaN FET的开关速度太快（di/dt极大），加上功率回路走线太长（寄生电感大），两者一结合，振铃能量巨大。
3.5 如何量化寄生参数的影响？
我习惯用下面这个表格来评估寄生参数的影响程度：
| 寄生参数 | 典型值范围 | 对振铃频率的影响 | 对振铃幅值的影响 | 改善措施 |
|---|---|---|---|---|
| 功率回路寄生电感 | 2~20 nH | ↓ 增大Lp → 降低f_res | ↑ 增大Lp → 增大振铃幅值 | 缩短回路、加宽走线、使用多层板 |
| 开关节点寄生电容 | 10~100 pF | ↓ 增大Cp → 降低f_res | ↓ 增大Cp → 减小振铃幅值 | 控制SW铜皮面积、优化层叠 |
| 栅极驱动回路电感 | 5~30 nH | ↓ 增大Lg → 降低栅极振铃频率 | ↑ 增大Lg → 栅极波形过冲 | 驱动走线紧贴MOSFET、加Rg |
| MOSFET Coss | 50~500 pF | ↓ 增大Coss → 降低f_res | ↓ 增大Coss → 减小振铃幅值 | 选型时权衡Rdson和Coss |
3.6 实际案例：一个12V输入、1.2V输出的同步Buck
我去年做过一个项目，12V输入、1.2V/20A输出，开关频率500kHz。PCB是4层板，顶层走功率回路，第二层是地平面。刚开始的布局是这样的：
- 输入电容放在板子边缘，距离上管约15mm
- 上管和下管并排放置，间距5mm
- 开关节点走线宽度2mm，长度约20mm
测试结果：开关节点振铃频率约180MHz，峰峰值达到8V（输入电压12V）。这个振铃通过近场探头测量，辐射强度很大。
后来我做了以下优化：
- 缩短功率回路：把输入电容移到紧贴上管的位置，距离缩短到3mm。回路电感从估算的15nH降到了5nH。
- 优化开关节点走线：把SW走线宽度从2mm减到1mm，长度从20mm减到8mm。寄生电容从约30pF降到了12pF。
- 增加RC snubber：在SW节点对地并联一个串联的电阻和电容（R=2.2Ω，C=330pF），提供额外的阻尼。
优化后的结果：振铃频率升高到约280MHz（因为Lp和Cp都减小了），但振铃幅值从8V降到了2V以内。EMI测试顺利通过。
我的建议：做PCB布局时，先把功率回路画出来，用高亮线标出。然后问自己：这个回路面积能不能再小？走线能不能再短？开关节点铜皮能不能再小？这三个问题想清楚了，寄生参数的问题就解决了一大半。
3.7 寄生参数与EMI的关系
振铃频率越高，辐射效率越高。这是因为辐射效率与频率的平方成正比。所以，寄生参数不仅影响振铃幅值，还影响EMI的严重程度。
举个例子：
- 如果寄生电感大、寄生电容也大，振铃频率低（比如50MHz），辐射效率相对较低，但振铃幅值可能很大，通过传导路径耦合到输入输出端。
- 如果寄生电感小、寄生电容也小，振铃频率高（比如300MHz），辐射效率很高，即使振铃幅值不大，也可能造成辐射EMI超标。
所以，处理寄生参数的目标不是消除振铃（实际上也消除不了），而是把振铃频率和幅值控制在一个可接受的范围内。
3.8 小结
寄生参数是开关电源设计的隐形杀手。PCB走线的寄生电感和寄生电容，与MOSFET的寄生电容一起，构成了LC谐振回路，在开关节点上产生振铃。控制振铃的关键在于：
- 减小功率回路寄生电感：缩短走线、减小回路面积、使用多层板
- 控制开关节点寄生电容：不要贪大铜皮，够用就好
- 增加阻尼：使用RC snubber吸收振铃能量
- 权衡开关速度：不是越快越好，要匹配布局能力