一阶RC低通滤波：截止频率计算、电容与电阻选型、相位延迟分析

电流采样信号里最常见的问题是什么？高频噪声。开关管动作、走线串扰、负载突变，这些都会在采样电阻两端叠加一堆毛刺。你直接送给ADC，结果就是采样值跳来跳去，控制算法跟着乱抖。

一阶RC低通滤波，说白了就是用一个电阻和一个电容，把高频成分滤掉，留下我们关心的直流或低频信号。结构简单，成本低，但想用好它，你得把三个核心问题搞清楚：截止频率怎么算、R和C怎么选、相位延迟会带来什么影响。

先看公式。一阶RC低通滤波器的截止频率（-3dB点）由下式决定：

f_c = 1 / (2π × R × C)

其中：

这个频率点意味着什么？信号幅度衰减到原来的0.707倍（约-3dB），功率衰减一半。高于f_c的频率，衰减速度是每十倍频20dB。

关键理解：截止频率不是一刀切。f_c以下信号基本通过，f_c以上逐渐被抑制。选f_c时，要保证有用信号的频率成分落在通带内，噪声频率落在阻带内。

举个例子。我做过一个电机电流采样项目，PWM频率是20kHz，采样电阻上的开关噪声集中在20kHz及其谐波。我需要保留的电流信号频率不超过1kHz。那么f_c选多少？

我个人习惯取噪声频率的1/10到1/5作为f_c。这里选2kHz，这样20kHz的噪声衰减约20dB，效果已经很明显。如果选1kHz，衰减更彻底，但后面会讲到，相位延迟会变大。

公式f_c = 1/(2πRC)里，R和C的乘积决定截止频率，但具体选哪个值，差别很大。

参数	选大电阻的影响	选小电阻的影响
电阻值R	热噪声增大，压降增大，驱动能力下降	功耗增大，对前级驱动电流要求高
电容值C	体积大，成本高，充放电慢	容值小，对寄生电容敏感

选型时我一般遵循以下步骤：

先定R的范围：R不能太大，否则信号源驱动不了，ADC输入阻抗也会分压。通常取1kΩ~10kΩ。如果前级是运放输出，可以取小一点，比如1kΩ。
再算C的值：根据f_c和R，用公式C = 1/(2πRf_c)计算。比如f_c=2kHz，R=1kΩ，则C≈79.6nF，取标称值82nF或100nF。
检查实际效果：用仿真或实测验证衰减量是否满足要求。

我的经验：电容优先选C0G或NP0材质，温度稳定性好。X7R也可以，但要注意DC偏压特性——电压升高时容值会下降。我曾经踩过这个坑，滤波效果和设计值差了30%。

一阶RC低通滤波会引入相位延迟。这个延迟在直流采样中影响不大，但在交流信号或需要快速响应的场合，必须考虑。

相位延迟的公式：

φ = -arctan(2πfRC)

其中f是信号频率。在截止频率f_c处，φ = -45°。频率越高，延迟越大，趋近于-90°。

举个例子。如果f_c=2kHz，信号频率f=1kHz，则：

φ = -arctan(2π × 1000 × 1000 × 100e-9)
   = -arctan(0.628)
   ≈ -32.1°

这个延迟意味着什么？在电流环控制中，采样信号滞后于实际电流，会导致控制相位裕度下降，严重时系统会振荡。

注意：相位延迟不是线性的。低频段延迟小，接近截止频率时迅速增大。如果你的系统对实时性要求高（比如电流环带宽>1kHz），f_c不能选得太低，否则相位裕度不够。

我曾经在一个伺服驱动项目中，把f_c选在500Hz，结果电流环带宽只能跑到300Hz，再高就振荡。后来把f_c提高到2kHz，带宽跑到了1.2kHz，代价是噪声多了几个mV，但系统稳定了。

下面这张图帮你理清本章的核心逻辑：

最后分享几个我踩过的坑，希望能帮你少走弯路。

坑1：忽略ADC输入阻抗

我曾经直接用10kΩ电阻+100nF电容做滤波，结果ADC采样值偏低。查了半天才发现，ADC输入阻抗只有10kΩ，和滤波电阻分压了。解决办法：要么用运放缓冲，要么把R降到1kΩ以下。

坑2：电容选错材质

X7R电容在5V偏压下容值可能掉到标称值的50%。你算好的f_c直接翻倍，滤波效果大打折扣。我现在只要空间允许，一律用C0G。

坑3：相位延迟导致系统振荡

一个电流环项目，f_c选在500Hz，结果带宽上不去。后来把f_c提高到2kHz，同时在后级加了一级有源滤波，问题解决。记住：滤波不是越狠越好，够用就行。

嗯，一阶RC低通滤波看似简单，但每个参数背后都有取舍。把截止频率、R/C选型、相位延迟这三个点吃透，你就能在设计时做出合理的权衡。