4. PWM驱动电路设计：MOSFET栅极驱动、驱动芯片选型、死区时间设置
PWM驱动电路，说白了就是给MOSFET栅极充电放电的那一套东西。很多新手觉得选个驱动芯片接上去就行，结果一上电就炸管。我刚开始做电源那会儿也吃过这个亏——驱动波形振铃严重，MOSFET温升快得吓人。后来才明白，栅极驱动是PWM系统的咽喉，这里出问题，后面全白搭。
4.1 MOSFET栅极驱动的核心矛盾
MOSFET的栅极是个电容，叫Ciss（输入电容）。你要让它快速开通关断，就得在极短时间里充放这个电容的电荷。驱动电路的任务就是：提供足够大的峰值电流，同时控制好充放电路径的寄生参数。
关键公式：
驱动峰值电流 Ipeak = ΔVGS / Rg_total
其中Rg_total = 驱动芯片内阻 + 外部栅极电阻 + 栅极回路寄生电阻
举个例子。一个典型的IRFP460，Ciss约4200pF，栅极驱动电压从0V到12V，如果总栅极电阻是10Ω，那峰值电流就是1.2A。嗯，这里要注意——很多便宜的驱动芯片峰值电流标称2A，但实际测试时波形上升沿还是软绵绵的，为什么？因为寄生电感限制了di/dt。
我个人习惯：设计栅极驱动回路时，把驱动芯片到MOSFET栅极的走线控制在20mm以内，实在不行就用双绞线或同轴电缆。我在一个48V/10A的DC-DC项目里，就因为走线长了3cm，导致栅极波形出现-2V的负过冲，差点把栅极氧化层击穿。
4.2 驱动芯片选型：五个硬指标
驱动芯片选型，我一般按下面这张表来卡。少一个都不行。
| 参数 | 要求 | 为什么重要 |
|---|---|---|
| 峰值驱动电流 | ≥ 2 × 计算峰值 | 留余量，应对寄生参数 |
| 工作电压范围 | 覆盖VGS需求 | 低压驱动效率低，高压可能击穿 |
| 传播延迟 | ≤ 50ns | 延迟太大影响死区精度 |
| 上升/下降时间 | ≤ 30ns @ 1nF负载 | 开关损耗与EMI的平衡点 |
| 欠压锁定(UVLO) | 有且阈值合适 | 防止MOSFET工作在线性区烧毁 |
选型时还有个坑——驱动芯片的输入逻辑电平。有些芯片是3.3V逻辑兼容，有些是5V。我曾经在一个项目里用了3.3V的MCU直连5V输入的驱动芯片，结果逻辑高电平只有2.8V，芯片死活不动作。后来加了电平转换才搞定。
避坑指南：驱动芯片的UVLO阈值一定要和你的供电电压匹配。比如你用12V驱动，选了个UVLO上升阈值10.5V的芯片，那供电纹波稍微大点，芯片就会反复进入欠压保护，MOSFET在半导通状态来回切换，几分钟就过热报废。我曾经在电机驱动项目里踩过这个坑，换了UVLO阈值更低的芯片才解决。
4.3 死区时间设置：不能多也不能少
死区时间，就是上下管同时关断的那段空白期。设置太短，上下管直通短路；设置太长，体二极管导通损耗大，效率下降。
死区时间怎么算？我一般用这个公式做初步估算：
tdead_min = toff_max - ton_min + 安全裕量
其中toff_max是MOSFET最大关断延迟，ton_min是最小开通延迟。安全裕量通常取50~100ns。
实际项目中，我建议用示波器实测。方法很简单：
- 把上下管栅极波形同时抓下来
- 找到上管关断下降沿的90%点和下管开通上升沿的10%点
- 这两个点之间的时间差，就是实际需要的死区时间
我的经验值：对于常见的低压MOSFET（VDS ≤ 100V），死区时间设在200~400ns比较稳妥。高压MOSFET（VDS ≥ 600V）因为米勒平台宽，死区时间要放到500ns~1μs。我在一个220V输入的反激电源里，死区时间设了800ns，效率还能到91%。
4.4 驱动电路拓扑：推挽 vs 隔离
驱动电路拓扑主要有两种：
- 推挽驱动：用两个互补晶体管（NPN+PNP）组成图腾柱，适合低压、非隔离场景。优点是简单便宜，缺点是共模干扰大。
- 隔离驱动：用脉冲变压器或光耦+驱动芯片，适合高压、桥式电路。优点是安全隔离，缺点是延迟大、成本高。
我个人偏好：半桥/全桥电路必须用隔离驱动。为什么？因为上管的源极电位是浮动的，会随着开关动作在0V和母线电压之间跳变。非隔离驱动根本扛不住这种共模电压变化。
一个实用的隔离驱动方案：
光耦（如HCPL-3120）+ 隔离电源（如B0515S-1W）+ 推挽缓冲级。这个组合我用了很多年，延迟约200ns，峰值电流2.5A，驱动600V/30A的IGBT都没问题。
4.5 栅极电阻的选型与布局
栅极电阻Rg是驱动电路里最容易被忽视的元件。它控制着开关速度，直接影响EMI和开关损耗。
选型原则：
- 开通电阻Rg_on：控制开通速度，太小会导致di/dt过大，产生振铃和EMI；太大会增加开通损耗。我一般从10Ω开始试，用示波器看波形，直到振铃幅度小于VGS的10%。
- 关断电阻Rg_off：可以比开通电阻小，因为关断时我们希望尽快把栅极电荷抽走。很多设计用二极管+电阻的组合，开通走电阻，关断走二极管。
布局禁忌：栅极电阻必须紧贴MOSFET的栅极引脚放置，距离不要超过5mm。我曾经见过一个设计，栅极电阻放在驱动芯片旁边，离MOSFET有3cm远，结果栅极回路寄生电感太大，波形上叠加了一个10MHz的振铃，幅值达到3V。最后改了布局才解决。
4.6 知识体系总览
下面这张图把PWM驱动电路设计的核心逻辑串起来了。你可以把它当作设计检查清单。
4.7 一个完整的驱动电路设计实例
假设我们要驱动一个IRFP460（500V/20A），开关频率100kHz，母线电压300V。我的设计步骤：
- 选驱动芯片：用IXDN609SI，峰值电流9A，传播延迟25ns，UVLO阈值8.5V。用12V供电，余量充足。
- 算栅极电阻：IRFP460的Ciss=4200pF，目标上升时间50ns。Rg = 12V / (4200pF × 12V / 50ns) ≈ 11.9Ω，取12Ω。关断用二极管+4.7Ω组合。
- 设死区时间：查IRFP460数据手册，toff_max=95ns，ton_min=45ns。tdead = 95 - 45 + 100 = 150ns。实际取300ns，留双倍裕量。
- 布局：驱动芯片放在MOSFET栅极5mm以内，栅极电阻紧贴栅极引脚。驱动回路面积控制在100mm²以内。
实测结果：这个设计做出来后，栅极波形上升沿52ns，下降沿38ns，振铃幅度0.8V。MOSFET温升比之前用通用驱动芯片的方案低了12°C。嗯，这就是细节的力量。
驱动电路设计没有捷径。每个参数都要算，每个布局都要抠。你想想看，一个几毛钱的栅极电阻放错位置，可能烧掉几十块的MOSFET，甚至整个电源模块。值不值得？我觉得值。