电源系统排查：从源头掐断启动抖动

启动抖动这个问题，十有八九跟电源脱不了干系。我这些年经手的C2000故障案例里，电源惹的祸少说占了一半。你想想看，芯片内核要1.2V，IO要3.3V，ADC还要独立的1.8V或3.3V——任何一个电压出问题，启动时都可能抖给你看。

这一章咱们就扎进电源系统里，把上电时序、纹波噪声、LDO与DC-DC选型、去耦电容布局这些关键点挨个捋一遍。说白了，就是教你怎么把电源这块儿整得明明白白。

C2000对电源上电时序有硬性要求，不是随便拉个电源就能用的。我见过最典型的翻车现场：3.3V IO电源先起来，1.2V内核电源还没到位，结果IO口上的外部信号直接通过内部ESD二极管倒灌进内核，芯片直接锁死。

注意：绝大多数C2000要求VDDIO（3.3V）不能先于VDD（1.2V）上电。具体时序窗口请查阅对应型号的数据手册，不同系列可能有细微差异。

上电时序的核心原则就两条：

我个人习惯在原理图设计阶段就把时序检查表列出来，每个电源轨的上升时间、启动顺序、稳定时间都标清楚。这样做的好处是——板子回来调试时少走弯路。

电源轨	典型电压	上电顺序	斜坡速率要求
VDD（内核）	1.2V	第1位	<1ms（典型）
VDDIO（IO）	3.3V	第2位	<10ms
VDDA（模拟）	3.3V/1.8V	与VDDIO同时或稍后	<10ms
VDDOSC（振荡器）	1.2V/1.8V	与VDD同时	<1ms

如果板子上用了电源监控芯片或FPGA来控制上电顺序，记得把使能信号的延迟时间也算进去。我曾经遇到一个案子，监控芯片的延迟标称200μs，实际批次偏差到了500μs，刚好踩在时序窗口边缘，低温启动时偶尔抖一下。

纹波和噪声是启动抖动的隐形杀手。很多工程师测电源只会用万用表看平均值，这远远不够。纹波是低频成分（开关频率及其谐波），噪声是高频尖刺——两者对C2000的影响完全不同。

测量时我建议你用示波器，带宽至少100MHz，最好用200MHz以上。探头要用短地弹簧，别用那个长地线夹子。为什么？长地线会形成一个天线环路，把空间噪声耦合进来，你测到的根本不是真实的电源纹波。

测量技巧：把探头的地弹簧直接拧在电源输出电容的接地焊盘上，探针点在电容正极焊盘上。这样测出来的波形最接近芯片实际看到的电源质量。

C2000对电源纹波的要求大致如下：

如果测出来纹波超标怎么办？先别急着换电源芯片。我一般按这个顺序排查：

LDO和DC-DC怎么选？这个问题没有标准答案，得看具体场景。我个人的经验法则：

对于C2000的模拟电源（VDDA），我强烈建议用LDO。ADC的精度直接受电源噪声影响，DC-DC的开关噪声会耦合到转换结果里。数字内核电源（VDD）可以用DC-DC，但输出端必须加一级LC滤波或后接LDO。

选型口诀：模拟电源用LDO，数字电源用DC-DC加滤波，IO电源看负载——电流大用DC-DC，电流小用LDO。

具体到型号，TI自家的TPS7A系列LDO在噪声和PSRR方面表现不错，我好几款产品都在用。DC-DC的话，TPS621系列或LMR系列都挺靠谱，开关频率选高一点的（2MHz以上），这样输出滤波电容可以小一些，纹波也更容易控制。

去耦电容布局这件事，看着简单，实际上坑特别多。很多工程师把电容往电源引脚旁边一放就觉得完事了——嗯，我早期也这么干过，结果板子回来启动抖得跟筛子似的。

去耦电容的核心作用就两个：

布局时我坚持几条铁律：

避坑：我曾经在项目里把去耦电容放在PCB背面，通过两个过孔连到正面芯片引脚。结果高频时过孔电感把电容效果抵消了大半，启动时内核电压跌了200mV。从那以后，我坚持所有去耦电容都放在芯片同一面。

下面这张图展示了C2000典型电源去耦网络的布局逻辑：

最后说一句，去耦电容的ESR和ESL也很关键。陶瓷电容（MLCC）的ESR低、ESL小，适合高频去耦。钽电容ESR稍高，但容量大，适合低频滤波。别把钽电容放在高频去耦的位置，效果不好还容易烧。

个人习惯：我一般在C2000的每个电源引脚附近放一个0.1μF（0402封装）加一个0.01μF（0201封装），两者并联。小电容负责GHz级别的噪声，大一点的负责几十到几百MHz。再在板级放几个10μF和47μF的电容做整体滤波。

电源系统排查这块儿，说白了就是三个字：测、看、改。测纹波噪声，看时序是否合规，改布局和选型。把这章的内容吃透了，启动抖动问题至少能排除一半的电源嫌疑。