1. 效率优化总览：开关电源效率的定义、损耗分布、优化目标设定

做电源设计这么多年，我见过太多人一上来就盯着某个元件死磕。其实效率优化这件事，说白了就是先搞清楚「电从输入端进去，到底在哪儿被吃掉了」。今天咱们就把效率这件事从头捋一遍。

1.1 效率到底怎么算？

效率的定义其实很简单：

嗯，公式是简单。但我在项目中遇到过一个问题——很多人测效率时，输入电流的读数总是偏大。为什么？因为输入纹波太大，万用表的平均值算法根本不准。我建议用带宽足够的电流探头配合示波器，或者干脆用功率分析仪。

另外要注意，效率不是恒定的。轻载、半载、满载，效率曲线完全不一样。你想想看，一个电源在 10% 负载时效率可能只有 60%，但到了 80% 负载能冲到 95%。所以谈效率，必须带上负载条件。

1.2 损耗都去哪儿了？

我习惯把损耗分成四大类。每一类我都吃过亏，咱们一个一个说。

我曾经做过一个 12V 转 3.3V 的 Buck 电路，效率死活上不去。测了半天，发现 PCB 走线上就丢了 0.5W。你想想看，一条 10cm 长、0.5mm 宽的走线，过 5A 电流，压降就有 0.17V，损耗接近 1W。这就是典型的导通损耗被低估了。

导通损耗的细节

导通损耗跟负载电流的平方成正比。公式是：

P_conduction = I_rms² × R_total

其中 R_total 包括 MOSFET 的 R_DS(on)、电感的 DCR、以及 PCB 走线和焊点的电阻。我建议在计算时，把 R_DS(on) 的温度系数考虑进去——温度每升高 25°C，R_DS(on) 大约增加 10%~15%。

开关损耗的真相

开关损耗是高频化设计里最头疼的问题。频率越高，开关损耗越大。公式是：

P_sw = 0.5 × V_in × I_out × (t_rise + t_fall) × f_sw

为什么会有这个损耗？因为 MOSFET 在开通和关断的瞬间，电压和电流有一个交叠区。我记得有一次调试一个 2MHz 的 DC-DC，开关损耗占了总损耗的 45%。后来我换了栅极驱动电阻，把开关速度调快了一点，效率直接提升了 3 个百分点。

磁芯损耗

磁芯损耗很多人容易忽略。它跟频率、磁通摆幅、温度都有关系。Steinmetz 公式是常用的估算方法：

P_core = k × f^α × ΔB^β × V_e

其中 k、α、β 是材料系数，ΔB 是磁通摆幅，V_e 是磁芯有效体积。

我建议在选电感时，不要只看饱和电流和 DCR。磁芯损耗在高频下可能比 DCR 损耗还大。有一次我用了一个铁粉芯电感做 500kHz 的 Boost，磁芯烫得能煎鸡蛋。后来换成铁硅铝，温度降了 20°C。

辅助损耗

辅助损耗虽然占比小，但也不能忽视。控制 IC 的静态电流、栅极驱动损耗、反馈分压电阻的损耗，加起来也有 0.5W~1W。对于低功耗应用，比如待机功耗要求小于 100mW，这部分就成了主要矛盾。

1.3 优化目标怎么定？

效率优化不是盲目追求 99%。我习惯按三步走：

1. 明确应用场景——是适配器、服务器电源、还是电池供电设备？
2. 确定重点优化区间——比如手机充电器，重点优化 50%~80% 负载区间；服务器电源，重点优化 30%~60% 负载区间。
3. 设定可量化的目标——比如满载效率 ≥ 93%，半载效率 ≥ 95%，待机功耗 ≤ 50mW。

1.4 本章知识体系

下面这张图是我自己总结的效率优化知识框架。每次开始一个新项目，我都会先对照这张图，把损耗分布摸清楚。