3、PCB布局与布线实战：功率回路与信号回路隔离，开尔文连接，地平面处理，EMI抑制技巧

各位工程师朋友，这一章咱们来聊聊PCB布局布线。说实话，开关电源的成败，往往就贴在PCB板子上。原理图再漂亮，布局布线一塌糊涂，出来的板子照样炸管、纹波大、EMI过不了。我这些年调试过的电源板，少说也有上百块，有一半的问题都出在布局上。今天我把实战中积累的经验掰开揉碎讲给你听。

3.1 功率回路与信号回路隔离——别让大电流串门

功率回路里走的是几安培甚至几十安培的电流，信号回路里是毫安级的反馈信号。你想想看，如果它们混在一起，信号回路里感应出来的噪声，足以让反馈环路失控。

隔离的基本原则：

• 物理分区：功率器件（MOSFET、电感、输出电容）集中放置，控制IC、反馈电阻、补偿网络放在另一侧。
• 走线分层：功率回路走顶层或底层，信号回路走内层，中间用地层屏蔽。
• 避免平行走线：功率线和信号线如果必须交叉，就用垂直交叉，别平行走长距离。

3.2 开尔文连接——让采样电压不再骗人

开尔文连接，说白了就是让电流路径和电压采样路径分开走。为什么要这么做？因为PCB铜箔有电阻，大电流流过时会产生压降。如果你把采样点放在电流路径上，测到的电压就包含了这个压降，反馈环路就会被误导。

开尔文连接的典型应用场景：

场景	错误做法	正确做法
输出反馈采样	从输出电容正端直接拉线到反馈电阻	从负载端单独拉一条细线到反馈分压点
电流检测电阻	检测电阻两端走线直接连到IC的CS引脚	从检测电阻焊盘内侧引出开尔文走线到CS引脚
MOSFET源极采样	源极焊盘直接连功率地，再从功率地拉线到IC	从源极焊盘单独拉一条开尔文线到IC的GND引脚

3.3 地平面处理——别把地当成垃圾桶

地平面是电源PCB的命脉。处理不好，所有噪声都会通过地回路串扰。我见过最惨的案例，有人把功率地和信号地直接连成一片，结果控制IC的地电位被功率电流拉偏了0.5V，芯片直接复位。

地平面处理的三个要点：

1. 单点接地：功率地和信号地在一点连接，通常选在输出电容的负端。这个点就是整个电源的「地心」。
2. 地平面完整：信号层下方尽量保持地平面完整，不要被走线割裂。如果必须走线，就走短一点，或者用「地桥」连接两侧。
3. 避免地环路：信号回路的地线不要和功率回路的地线形成环路。环路面积越大，EMI越严重。

3.4 EMI抑制技巧——从源头掐灭噪声

EMI是开关电源的老大难。很多工程师到最后才考虑EMI，结果板子做出来发现过不了，只能加磁珠、加屏蔽罩，成本蹭蹭往上涨。其实，EMI抑制要从布局布线阶段就开始。

EMI抑制的实战技巧：

• 减小高频回路面积：MOSFET、电感、输出电容形成的回路面积越小，辐射越少。我习惯把这三个器件摆成「L」形，让回路最短。
• 开关节点铺铜要谨慎：SW节点是最大的辐射源。铺铜面积够过电流就行，别铺太大。可以在SW节点下方地层挖空，减少寄生电容。
• 输入滤波靠近MOSFET：输入电容要尽量靠近MOSFET的漏极和源极，高频去耦电容（0.1μF）更要紧贴引脚。
• 使用snubber电路：在SW节点对地加RC snubber，可以抑制振铃。R和C要靠近SW节点，走线越短越好。

3.5 知识体系总览

下面这张图把本章的核心逻辑串起来了。你可以把它当作布局布线时的检查清单。

3.6 实战案例：一个12V/5A Buck的布局优化

最后，我拿一个实际案例来收尾。这是一个12V输入、5V/5A输出的Buck电路。原始布局是我一个同事画的，板子回来后纹波大、效率低、EMI超标。我们一步步优化，最终通过了所有测试。

优化前后对比：

项目	优化前	优化后
功率回路面积	约300mm²	约120mm²
输出纹波	80mVpp	18mVpp
EMI（30MHz）	超标8dB	余量6dB
满载效率	89.2%	92.5%

我们做了哪些改动：

1. 把输入电容从板边移到MOSFET旁边，回路面积直接砍掉一半。
2. 反馈走线从底层绕到顶层，垂直穿过电感区域，不再平行。
3. 在输出电容负端做了单点接地，功率地和信号地分开走。
4. SW节点铺铜缩小了40%，加了一个100pF+10Ω的snubber。