硬件系统搭建：选型与组网，打好地基才能跑高速
做多轴同步，硬件选型是第一步，也是最容易埋坑的一步。我见过太多项目，程序写得漂漂亮亮，一上机就抖、就丢步、就对不齐——十有八九是硬件没搭对。说白了，伺服驱动器、编码器、控制器、总线这四样东西，就像四根柱子，哪根歪了，整个系统都站不稳。
这一章，我就把这几根柱子怎么选、怎么搭，掰开揉碎了讲清楚。
伺服驱动器选型：功率、带宽、功能，一个都不能少
选驱动器，很多人只看功率。功率当然重要，但做同步，你得多看两眼：电流环带宽、速度环带宽、还有有没有专门的同步功能。
核心原则：驱动器的电流环带宽，至少要达到电机机械谐振频率的 5 倍以上。否则，你调出来的刚性全是假的，一跑就振。
我个人习惯，先列一个需求清单：
- 额定电流：电机额定电流 × 1.2 ~ 1.5 倍，留余量
- 峰值电流：短时加减速时，驱动器能不能扛住 3 倍过载
- 速度环带宽：做电子凸轮或龙门同步，建议 ≥ 200 Hz
- 反馈接口：支持 BiSS、EnDat、Hiperface DSL 等高分辨率协议
- 同步功能：有没有内置的“轴耦合”或“虚拟主轴”模式
举个例子。我之前调一台五轴贴片机，选的驱动器电流环带宽只有 120 Hz，电机谐振频率 30 Hz，算下来 4 倍，勉强能用。但一跑高速圆弧，第三轴就开始抖。后来换成带宽 250 Hz 的驱动器，问题直接消失。嗯，这就是带宽不够的典型症状。
注意：不要只看驱动器标称的“最大功率”。同一款驱动器，配不同电机，实际能输出的电流和带宽可能差很多。一定要看“驱动器 + 电机”的组合数据表。
编码器类型与分辨率：你的眼睛够亮吗？
编码器就是伺服系统的眼睛。眼睛瞎了，再好的算法也白搭。
做多轴同步，编码器选型我只看三个维度：类型、分辨率、通信协议。
| 类型 | 分辨率范围 | 适用场景 | 我踩过的坑 |
|---|---|---|---|
| 增量式（光电/磁） | 1000 ~ 5000 线 | 普通定位、低速同步 | 断电丢位置，上电要回零，多轴对位麻烦 |
| 绝对式（单圈） | 17 ~ 23 bit | 中高速同步、电子凸轮 | 单圈够用，但多圈场景要小心 |
| 绝对式（多圈） | 17+12 bit 以上 | 龙门同步、高精度插补 | 分辨率太高，总线负载会变大 |
| Sin/Cos 正余弦 | 模拟量细分后可达 24 bit | 超高精度、低速平稳性 | 抗干扰差，屏蔽没做好就跳码 |
我个人建议，做多轴同步，至少用 23 bit 以上的绝对式多圈编码器。为什么？你想想看，两个轴要同步到微米级，如果编码器分辨率不够，速度环和位置环的反馈噪声就会放大，系统会一直“微抖”，永远稳不下来。
一个小技巧：选编码器时，把分辨率换算成“每毫米脉冲数”。比如 23 bit 配 10 mm 螺距的丝杠，每毫米就是 2^23 / 10 ≈ 838,860 个脉冲。这个数低于 50 万，做精密同步就有点悬了。
我曾经在一个包装机项目上，用了 17 bit 的编码器做飞剪同步。空跑没问题，一上材料就切偏。查了两天，最后发现是编码器分辨率不够，导致速度环在低速段有 0.1° 的波动。换成 23 bit 后，切出来的东西跟刀切豆腐一样齐。
控制器选型：PLC 还是运动控制卡？
这是个老生常谈的问题，但很多人还是选错。我的判断标准很简单：看轴数和同步复杂度。
- 4 轴以下，简单电子齿轮/电子凸轮：用支持运动控制的 PLC 就行，比如倍福 CX 系列、西门子 S7-1500T。成本低，编程方便。
- 4 ~ 8 轴，中等复杂度：PLC 加专用运动控制模块，或者直接用 PAC（可编程自动化控制器）。我习惯用倍福的 TwinCAT，软 PLC 加 EtherCAT，灵活。
- 8 轴以上，或需要高精度插补：上运动控制卡，比如固高、雷赛、泰道。这些卡有专门的插补算法和同步接口，PLC 做不了那么细。
一个容易被忽略的点：控制器的“同步抖动”。PLC 的扫描周期一般是 1 ~ 10 ms，而运动控制卡可以做到 50 ~ 250 μs。做高速同步（比如 3000 rpm 以上的主轴同步），PLC 的抖动会让你怀疑人生。
我记得有一次，客户非要拿普通 PLC 做 6 轴电子凸轮，说“省成本”。结果调了两个月，同步误差一直在 ±0.5 mm 晃，最后乖乖换了运动控制卡。有些钱，真不能省。
总线拓扑：EtherCAT 还是 Powerlink？
总线是系统的血管。数据传不过去，一切都是空谈。
目前工业现场，做多轴同步，主流就两个：EtherCAT 和 Powerlink。我个人的经验是：
| 特性 | EtherCAT | Powerlink |
|---|---|---|
| 拓扑结构 | 线型、星型、树型 | 线型、星型（需 hub） |
| 同步抖动 | < 1 μs（典型 100 ns） | < 1 μs（典型 200 ns） |
| 最大从站数 | 65535（实际 100+ 没问题） | 240（实际 50+ 开始吃力） |
| 从站芯片成本 | 低（ESC 芯片普及） | 中（需 FPGA 或专用 ASIC） |
| 生态成熟度 | 极高（倍福、欧姆龙、松下等） | 高（贝加莱、ABB 等） |
说实话，现在 90% 的新项目我都推荐 EtherCAT。原因很简单：从站芯片便宜、工具链成熟、调试方便。Powerlink 在贝加莱的生态里做得很好，但出了那个圈子，找技术支持都费劲。
拓扑设计避坑：EtherCAT 虽然支持线型拓扑，但每个从站都会引入几十纳秒的延迟。如果你有 30 个轴，最后一个轴和第一个轴的同步延迟可能差到 2 ~ 3 μs。做高速同步时，建议用“星型 + 线型”混合拓扑，把关键轴放在离主站最近的分支上。
我曾经在一个 16 轴印刷机项目上，所有轴串成一长串。结果最后一个轴和第一个轴的位置误差，在 1000 rpm 时差了 0.3°。后来把主站放到中间，分成两路，误差直接降到 0.02°。拓扑设计，真的不是随便接接就行。
一张图看懂硬件系统搭建逻辑
下面这张图，是我自己画的一个硬件选型与组网流程图。每次做新项目，我都会对着它过一遍，确保没漏掉什么。
这张图把整个选型流程串起来了。你从需求出发，一步步往下走，到总线拓扑设计完，硬件系统的大框架就基本定了。最后一步系统集成验证，我一般会先做单轴测试，再做两轴对跑，最后才上全轴同步。步子迈大了，容易扯着蛋。
我的一个习惯：选型阶段多花 1 天做文档和拓扑图，调试阶段能省 3 天。别急着下单，先把所有设备的通信协议、供电要求、接地方式对齐。我见过最离谱的，是 EtherCAT 主站和从站的“网络周期”没设成一样，结果同步一直对不上，查了整整一周。