电流采样技术：采样电阻选型、差分放大器设计、共模抑制比要求、PCB布局要点
过流保护的第一步，就是得把电流信号准确抓出来。你想想看，如果连电流都测不准，后面的保护阈值设得再精细也是白搭。这一节我重点讲采样电阻怎么挑、差分放大器怎么搭、共模抑制比到底多重要，以及PCB布局上那些容易踩的坑。
核心逻辑：电流采样 → 差分放大 → 信号调理 → 送入ADC/比较器。每一步的精度都会直接影响过流保护的响应速度和准确性。
2.1 采样电阻选型：别只看阻值
采样电阻是电流采样的“传感器”。选型时我习惯从四个维度去卡：阻值、功率、温漂、寄生电感。
2.1.1 阻值怎么定？
阻值太小，信号压差低，信噪比差；阻值太大，发热严重，还影响电机效率。我一般按这个公式估算：
R_sense = V_sense_max / I_max
V_sense_max：差分放大器输入满量程（通常50~100mV）
I_max：最大采样电流（含过流裕量）举个例子，电机额定电流10A，过流保护点15A，差分放大器满量程75mV：
R_sense = 75mV / 15A = 5mΩ嗯，5毫欧是个常见值。但要注意，实际选型时还得留出20%~30%的裕量，防止瞬态尖峰把放大器推饱和。
2.1.2 功率与散热
采样电阻的功率按 I²R 算。还是上面那个例子，15A持续流过5mΩ电阻：
P = 15² × 0.005 = 1.125W我建议选额定功率2倍以上的电阻，也就是至少2W。为什么？因为PCB散热条件差，电阻温升会很快。我曾经在一个项目里用了刚好够功率的电阻，结果连续过流测试时电阻直接冒烟了……从那以后，功率裕量我至少留2倍。
2.1.3 温漂与精度
采样电阻的温漂系数（TCR）直接影响采样精度。普通厚膜电阻TCR能做到±100ppm/°C，但我不建议用。我习惯选±50ppm/°C以下的合金电阻，最好是±25ppm/°C。
为什么这么严？你算算看：温升50°C，±100ppm的电阻阻值漂移0.5%，对应到过流保护点就是0.5%的误差。对于15A的保护点，误差75mA，虽然不大，但如果叠加放大器漂移和ADC误差，累积起来可能让保护点偏离5%~10%。
| 参数 | 推荐值 | 说明 |
|---|---|---|
| 阻值 | 1mΩ ~ 10mΩ | 根据电流量程和放大器满量程计算 |
| 功率 | ≥ 2 × I²R | 留足裕量，防止热失效 |
| TCR | ≤ ±50ppm/°C | 合金电阻优先，厚膜电阻慎用 |
| 寄生电感 | ≤ 5nH | 高频开关电流下影响大 |
| 封装 | 2512 / 4527 | 大封装散热好，适合大电流 |
注意：采样电阻的焊盘散热铜皮不要随意挖空。我曾经见过有人为了“减少热影响”把焊盘周围铜皮全挖掉，结果电阻焊盘直接过热脱焊。正确的做法是保持焊盘与底层铜皮的热连接，但通过阻焊开窗控制散热路径。
2.2 差分放大器设计：共模电压的“杀手”
采样电阻两端的电压很小（几十毫伏），但共模电压却很高——电机母线电压可能高达48V甚至更高。差分放大器的作用就是从高共模电压中把微弱的差模信号提取出来。
2.2.1 基本拓扑：三运放仪表放大器
我常用的结构是经典的三运放仪表放大器。第一级是两个运放做差分输入缓冲，第二级是差分转单端。这种结构共模抑制比高，输入阻抗也高。
第一级增益：G1 = 1 + 2R1/Rg
第二级增益：G2 = R3/R2
总增益：G = G1 × G2实际设计中，我习惯把第一级增益设得低一些（比如10倍），第二级再放大到ADC满量程。为什么？因为第一级增益太高会把共模电压的残余分量也放大，反而降低信噪比。
2.2.2 共模抑制比（CMRR）要求
共模抑制比是差分放大器最重要的指标。它衡量的是放大器抑制共模信号的能力。对于BLDC过流保护，我建议CMRR至少做到80dB以上，最好100dB。
为什么这么高？我们来算一笔账：
- 共模电压：48V（母线电压）
- 差模信号：75mV（满量程）
- CMRR = 80dB → 共模增益 = 1/10000
- 共模引起的误差：48V / 10000 = 4.8mV
- 相对误差：4.8mV / 75mV = 6.4%
6.4%的误差，对于过流保护来说已经偏大了。如果CMRR做到100dB，误差降到0.64%，这才算安全。
小技巧：实际CMRR受电阻匹配精度影响很大。即使运放本身CMRR很高，如果外围电阻不匹配，整体CMRR也会急剧下降。我习惯用0.1%精度的电阻，并且同一批次、同一温度系数。
2.2.3 电阻匹配与共模抑制
差分放大器的CMRR与电阻匹配的关系可以用这个公式近似：
CMRR ≈ (1 + G) / (4 × ΔR/R)
G：增益
ΔR/R：电阻失配比例举个例子，增益10倍，电阻精度0.1%：
CMRR ≈ (1 + 10) / (4 × 0.001) = 2750 ≈ 68.8dB看到了吧？即使运放本身CMRR有120dB，电阻失配0.1%就把整体CMRR拉到了68.8dB。所以我说，电阻匹配比运放选型更关键。
2.3 PCB布局要点：细节决定成败
PCB布局是电流采样最容易出问题的地方。我见过太多设计，原理图看着完美，一上板就噪声大、保护误动作。说白了，都是布局惹的祸。
2.3.1 开尔文连接（Kelvin Connection）
采样电阻的焊盘必须用开尔文连接。什么意思？就是电流路径和电压检测路径要分开走，不能共用同一段铜皮。
我习惯的做法是：
- 电流路径：从功率铜皮直接流过电阻两端
- 电压检测：从电阻焊盘内侧引出细线，直接连到差分放大器输入端
- 检测线尽量短，且远离高频开关节点
关键点：检测线不要走大电流，不要与功率回路共用焊盘。否则焊盘上的压降会直接叠加到采样信号上，造成测量误差。
2.3.2 差分走线：等长、等距、共模
差分放大器的两个输入端必须走差分线。我要求：
- 等长：长度差不超过1mm
- 等距：线间距保持一致，避免阻抗不连续
- 共模：两条线尽量靠近，且远离干扰源
为什么要等长？因为不等长会导致共模信号转换成差模信号，直接降低CMRR。我曾在调试一个48V电机驱动板时，发现过流保护点随母线电压变化而漂移，查了两天才发现是差分线长度差了3mm，引入了几毫伏的共模转差模误差。
2.3.3 地平面与隔离
采样电路的地要单独处理。我一般这样安排：
- 功率地：承载电机电流，噪声大
- 信号地：采样电路和放大器的参考地
- 单点连接：功率地和信号地在采样电阻的“地”端单点连接
这样做的好处是，功率回路的大电流不会在信号地上产生压降，避免了地弹噪声。
2.3.4 滤波与保护
差分放大器输入端必须加RC低通滤波。我常用的参数：
- 电阻：100Ω ~ 1kΩ
- 电容：100pF ~ 1nF
- 截止频率：100kHz ~ 1MHz
另外，输入端要加钳位二极管，防止电机反电动势或ESD损坏放大器。我习惯用BAT54S双二极管，正反各钳位到电源轨。
避坑指南：滤波电容不要用X7R以下的材质，否则电压系数会导致容值变化。我建议用C0G/NP0材质，虽然贵一点，但稳定性好得多。另外，滤波电阻和电容要尽量靠近放大器输入端，不要放在采样电阻那边。
2.4 知识体系总览
下面这张图把电流采样技术的核心逻辑串起来了。你可以把它当作设计时的检查清单。
这张图把四个核心模块串在了一起。你设计时可以从采样电阻开始，依次过一遍差分放大器、CMRR估算和PCB布局。每个模块都有对应的子项，对照着检查，基本不会漏掉关键点。
个人经验：我每次画完PCB，都会把差分放大器的输入走线单独拉出来看一遍。用眼睛沿着走线走一遍，确认没有跨过功率回路、没有长距离平行于高频开关线。这个习惯帮我避免了好几次返板。