3. 硬件平台搭建：主控芯片选型与驱动板设计

硬件平台是编码器换相零位校准的物理基础。说白了，芯片选错了、电路画歪了，后面算法写得再好也白搭。我这些年踩过的坑，有一半都出在硬件环节。今天咱们就把主控选型、驱动板设计要点和编码器接口电路这三个核心问题聊透。

3.1 主控芯片选型：STM32 vs TI C2000

做电机控制，主控芯片的选择基本就两个方向：STM32 或者 TI C2000。这两家我都用过，各有各的脾气。

对比项	STM32（以F4/H7为例）	TI C2000（以F2837x为例）
PWM分辨率	16位，高级定时器	16位，HRPWM可达150ps
ADC触发	定时器触发，需软件同步	PWM事件硬件自动触发
编码器接口	正交编码器接口（QEI）	增强型QEP模块
开发成本	低，HAL库免费	高，但配套文档详细
生态成熟度	社区资源丰富	工业级案例多

我个人习惯：如果做产品原型验证，我倾向用 STM32，便宜、好买、上手快。但如果是量产工业驱动器，我会选 TI C2000。为什么？C2000 的 PWM 模块和 ADC 之间是硬连线，延迟固定，不需要软件干预。我在一个伺服项目里就吃过 STM32 的亏——PWM 更新和 ADC 采样之间差了几个时钟周期，导致电流环抖动，后来换成 C2000 才解决。

3.2 驱动板设计要点

驱动板是主控和电机之间的桥梁。设计不好，轻则发热严重，重则炸管。我见过太多人把驱动板画成「飞线艺术板」了。

3.2.1 功率级布局

功率 MOSFET 或 IGBT 的布局，核心就一句话：回路面积越小越好。高频开关电流会在寄生电感上产生尖峰电压，回路越大，尖峰越高。

• 母线电容：紧贴功率管放置，距离不超过 10mm
• 栅极驱动电阻：靠近 MOSFET 栅极引脚，不要走长线
• 功率地：单独铺铜，不要和信号地混在一起

我曾经在一个项目里，把母线电容放在了板子另一侧，结果上电瞬间 MOSFET 直接击穿。后来用示波器一量，Vds 尖峰超过了 600V，而管子额定才 500V。嗯，从那以后我再也不敢省那几毫米的走线距离了。

3.2.2 电流采样

电流采样有两种主流方式：

方式	优点	缺点	适用场景
采样电阻+差分运放	精度高，成本低	有功耗，隔离难	小功率（<500W）
霍尔电流传感器	隔离，无损耗	带宽有限，价格高	大功率（>1kW）

你想想看，采样电阻的阻值选多大？选大了发热严重，选小了信噪比不够。我一般按 满量程时电阻压降 50~100mV 来算。比如峰值电流 10A，选 5mΩ 电阻，压降 50mV，再配合 50 倍增益的运放，输出 2.5V，刚好匹配 ADC 的参考电压。

3.3 编码器接口电路

编码器接口是换相零位校准的「眼睛」。眼睛花了，后面全是瞎忙活。

3.3.1 差分信号处理

工业编码器通常输出差分信号（A+/A-、B+/B-、Z+/Z-）。为什么用差分？抗共模干扰。电机运行时，长线缆上会耦合大量噪声，差分信号能把噪声抵消掉。

主控芯片的编码器接口必须接差分接收器。STM32 的 TIM 编码器模式只接受单端信号，所以需要外接 AM26LS32 或 DS26LV32 这类差分转单端芯片。TI C2000 的 QEP 模块自带差分接收器，可以直接接。

3.3.2 上拉电阻

编码器输出通常是开集电极或推挽输出。如果是开集电极，必须在接收端加上拉电阻。阻值怎么选？

• 阻值太小：电流大，编码器发热
• 阻值太大：上升沿变缓，高速时信号失真

我一般按 上升时间不超过信号周期的 10% 来算。比如编码器最高频率 500kHz，周期 2μs，上升时间要小于 200ns。假设总线电容 50pF，用 RC 充电公式算：R = 200ns / (2.2 × 50pF) ≈ 1.8kΩ。所以 1kΩ~2.2kΩ 是比较合理的范围。

3.3.3 滤波电路

即使有差分信号，高频噪声还是可能窜进来。我习惯在接收端加一级 RC 低通滤波。

// 典型滤波参数
// 编码器最高频率: 500kHz
// 截止频率: 5MHz（留10倍裕量）
// R = 100Ω, C = 330pF
// 截止频率 fc = 1/(2πRC) ≈ 4.8MHz

注意：滤波电容不能太大，否则会把信号边沿磨圆，导致编码器丢失脉冲。我踩过这个坑——为了抗干扰把电容加到 1nF，结果电机一转快，编码器读数就丢步。

3.4 硬件平台整体架构

下面这张图展示了从主控到编码器的完整信号链路。你照着这个结构画板子，基本不会出大问题。

这张图里，编码器接口电路是承上启下的关键。信号从编码器出来，经过差分接收、滤波、上拉，再进主控。任何一个环节出问题，换相零位都校准不准。