编码器信号抗干扰设计实战 - 第3节
3.1 RS-422/485 标准详解：从单端到差分的跃迁
在编码器信号传输中，单端传输（如 TTL/HTL 推挽输出）在长距离或高电磁干扰环境下极易出现信号畸变。差分传输通过一对相位相反的信号线传输信息，从根本上抑制共模干扰，是工业编码器远距离通信的首选方案。
3.1.1 RS-422 与 RS-485 的核心差异
| 特性 | RS-422 | RS-485 |
|---|---|---|
| 传输模式 | 单向/全双工（1 发多收） | 半双工（多点双向） |
| 驱动/接收器数量 | 1 个驱动器，最多 10 个接收器 | 32 个驱动/接收器（单位负载） |
| 最大传输距离 | 约 1200m（@100kbps） | 约 1200m（@100kbps） |
| 最大速率 | 10Mbps（@12m） | 10Mbps（@12m） |
| 共模电压范围 | −7V ~ +7V | −7V ~ +12V |
| 差分电压（最小） | ±2V（带 100Ω 负载） | ±1.5V（带 54Ω 负载） |
| 典型编码器应用 | 绝对式编码器（SSI/BiSS） | 多轴网络（Modbus/Profibus） |
选型建议： 单台编码器到控制器之间使用 RS-422 全双工（时钟+数据独立），多台编码器总线组网使用 RS-485 半双工。切勿将 RS-422 驱动器直接挂到 RS-485 总线上，否则总线竞争会导致驱动器损坏。
3.1.2 差分信号抗干扰原理
差分传输的核心在于：信号以两根导线上的电压差（VA − VB）表示逻辑状态，而非对地电压。外部电磁干扰在两根导线上感应出几乎相同的共模噪声，接收器只响应差分电压，从而抵消共模干扰。
关键公式： 接收器输入电压 VDIFF = (VA + VCM) − (VB + VCM) = VA − VB。共模干扰 VCM 在减法运算中被完全消除。
3.2 差分对布线规则：PCB 级实战
差分信号在 PCB 上的布线质量直接决定编码器信号的完整性。以下规则基于工业级 EMC 设计经验，适用于编码器接口板、驱动器接收板等场景。
3.2.1 差分对布线六大黄金规则
- 等长匹配： 差分对两根走线长度差 ≤ 5mm（对应约 30ps 时延差），避免共模转换。
- 紧耦合： 差分对间距 S 保持在 2W ~ 3W（W 为线宽），确保磁场抵消。
- 阻抗控制： 单端对地阻抗 50Ω，差分阻抗 100Ω（±10%），通过叠层和线宽计算。
- 避免过孔： 每对差分线过孔数 ≤ 2 个，过孔引入阻抗不连续和共模噪声。
- 远离噪声源： 差分对与开关管、电感、时钟线保持 ≥ 3H（H 为介质厚度）间距。
- 地平面连续： 差分对下方必须有完整地平面，禁止跨越分割槽。
常见陷阱： 差分对不等长时，共模噪声会从差模信号中“泄漏”出来，导致辐射超标。实测表明，5mm 长度差在 10Mbps 下可产生约 15mV 共模电压，足以触发接收器误码。
3.2.2 差分阻抗计算实战
以 4 层板（顶层-地-电源-底层）为例，顶层走差分线，参考第二层地平面。使用微带线模型计算差分阻抗：
| 参数 | 符号 | 典型值 | 说明 |
|---|---|---|---|
| 介质厚度 | H | 0.2mm | 顶层到地平面距离 |
| 线宽 | W | 0.3mm | 单根走线宽度 |
| 线间距 | S | 0.5mm | 差分对边缘间距 |
| 铜厚 | T | 0.035mm | 1oz 铜箔 |
| 介电常数 | εr | 4.2 | FR-4 典型值 |
// 单端微带线阻抗 Z0 近似公式（单位：Ω）
Z0 = 87 / sqrt(εr + 1.41) * ln(5.98 * H / (0.8 * W + T))
// 代入典型值
Z0 = 87 / sqrt(4.2 + 1.41) * ln(5.98 * 0.2 / (0.8 * 0.3 + 0.035))
= 87 / 2.37 * ln(1.196 / 0.275)
= 36.7 * ln(4.35)
= 36.7 * 1.47
≈ 54 Ω
// 差分阻抗 Zdiff ≈ 2 * Z0 * (1 - 0.48 * e^(-0.96 * S/H))
Zdiff = 2 * 54 * (1 - 0.48 * e^(-0.96 * 0.5/0.2))
= 108 * (1 - 0.48 * e^(-2.4))
= 108 * (1 - 0.48 * 0.0907)
= 108 * (1 - 0.0435)
≈ 103 Ω ✅ 符合 100Ω ±10% 要求
工程速查： 对于 4 层板 FR-4，H=0.2mm 时，W=0.3mm、S=0.5mm 即可获得约 100Ω 差分阻抗。若使用 2 层板（H=1.6mm），需将线宽加大到 1.2mm 以上，此时注意走线占用面积。
3.3 终端匹配电阻计算与实战
差分传输线在末端如果不匹配，信号反射会导致波形过冲、振铃和误码。终端匹配电阻是消除反射的最有效手段。
3.3.1 匹配电阻的两种接法
| 接法类型 | 电路结构 | 适用场景 | 功耗 |
|---|---|---|---|
| 单电阻跨接 | RT 跨接在 A+ 与 B− 之间 | 点对点 RS-422/485 | 低 |
| 双电阻分压+偏置 | R1 接 A+ 到 VCC，R2 接 B− 到 GND | 总线空闲时保证确定电平 | 中 |
3.3.2 匹配电阻值计算
匹配电阻 RT 应等于传输线的差分特性阻抗 Zdiff。对于标准 100Ω 差分阻抗：
R_T = Z_diff = 100 Ω （标准值，±5% 精度）
// 若使用双电阻偏置接法（以 5V 系统为例）：
// 要求空闲时 A+ 对 B− 电压 ≥ 200mV（RS-485 接收器阈值）
// 假设总线共模负载 54Ω（32 个单位负载并联）
// 偏置电阻计算：
R1 = R2 = 510 Ω （常用值，提供约 250mV 偏置）
// 验证：V_AB = 5V * (R2 // 54) / (R1 + R2 // 54)
// 实际工程中直接使用 510Ω + 510Ω 即可
实战经验： 编码器到控制器距离 ≤ 10m 时，可省略终端电阻（信号上升时间远大于传输时延）。距离 ≥ 30m 或速率 ≥ 1Mbps 时，必须在接收端跨接 100Ω 电阻。多站 RS-485 总线只在最远两端各接一个 100Ω 电阻，中间节点不接。
3.3.3 终端匹配电阻布局与功率
电阻必须紧贴接收器引脚放置，走线长度 ≤ 5mm。功率计算：
// 最恶劣情况：驱动器输出差分电压最大 5V
P_R = V^2 / R = 5^2 / 100 = 0.25 W
// 选型：使用 0805 封装 1/4W 电阻，或 1206 封装 1/2W 电阻
// 推荐：1206 封装 100Ω ±1% 薄膜电阻，温漂 ≤ 50ppm/°C
致命错误： 在多个节点上同时接入终端电阻，会导致总线等效电阻过低（如三个 100Ω 并联 = 33Ω），驱动器输出电流过大，轻则信号畸变，重则烧毁驱动器芯片。务必遵守“两端匹配”原则。
3.4 实战：编码器 RS-422 接口电路设计
以绝对式编码器 SSI 接口为例，设计完整的差分收发电路：
// 电路元件清单
// U1: AM26LS32 或 MAX3095（四路差分接收器）
// U2: AM26LS31 或 MAX3096（四路差分驱动器）
// R1, R2: 100Ω ±1% 1206 封装（终端匹配）
// R3, R4: 510Ω ±5% 0805 封装（偏置电阻，可选）
// C1, C2: 100nF X7R 0603（电源去耦）
// TVS1, TVS2: SM712（双向 TVS，用于总线保护）
// 接收端（编码器数据 → 控制器）
// A+ 经 100Ω 到 B−，同时 A+ 接 R1 到 5V，B− 接 R2 到 GND
// 接收器输出接控制器 UART RX
// 发送端（控制器时钟 → 编码器）
// 驱动器输入接控制器 UART TX
// 差分输出 A+/B− 经 100Ω 匹配后接编码器时钟输入
PCB 布局检查清单：
- 差分对走线长度差 ≤ 5mm
- 差分对间距 S = 2W ~ 3W
- 终端电阻距离接收器引脚 ≤ 5mm
- TVS 管紧贴连接器放置
- 去耦电容距离芯片电源引脚 ≤ 3mm
- 差分对下方地平面完整，无分割
通过以上设计，编码器信号在 100m 距离、10Mbps 速率下仍能保持 BER（误码率）低于 10−12，满足绝大多数工业现场的抗干扰要求。