1. 采样同步概述：为什么伺服系统需要采样同步？同步误差对控制性能的影响

1.1 一个让我印象深刻的现场故事

几年前，我在一家锂电卷绕设备厂调试。设备跑起来后，张力波动总是超差。我盯着示波器看了半天，电流环反馈波形像锯齿一样。后来发现，电流采样和PWM更新之间差了几个微秒的随机抖动。

你猜怎么着？就这几个微秒，让整个速度环都在振荡。我把采样点对齐到PWM载波的谷底后，问题立刻消失了。从那以后，我对采样同步这件事，再也不敢马虎。

1.2 什么是采样同步？

采样同步，说白了就是让伺服系统里所有“看”和“动”的动作，发生在同一个时间节拍上。

伺服系统里有三个关键动作：

• 采样：读取电流、位置、速度等反馈信号
• 计算：运行控制算法，算出新的指令值
• 更新：把计算结果写入PWM比较器或DAC

如果这三个动作的时间点没对齐，系统就会“看到”过时的数据，或者“执行”过期的指令。这就是采样不同步。

1.3 为什么伺服系统需要采样同步？

我总结下来，有四个核心原因：

1. 避免采样混叠：采样时间点随机抖动，会把高频噪声折叠到低频段，产生虚假的误差信号。这就像拍照时手抖，画面模糊了。
2. 保证控制延迟确定：从采样到输出更新的延迟必须固定。如果延迟忽大忽小，控制器的相位裕度会跟着变，系统就容易振荡。
3. 实现多轴协调：在多轴联动场景下，各轴的采样时刻必须对齐。否则，插补出来的轨迹会有轮廓误差。
4. 支持高性能算法：像无传感器观测器、前馈补偿这类算法，对时间精度极其敏感。采样抖动会直接降低估算精度。

1.4 同步误差从哪来？

同步误差不是单一原因造成的。我把它分成三类：

误差类型	产生原因	典型量级
固定偏移	ADC采样保持时间、信号传输延迟	几十ns ~ 几μs
随机抖动	中断响应延迟、总线仲裁、CPU任务调度	几μs ~ 几十μs
漂移	晶振频率偏差、温度变化	长期累积可达ms级

嗯，这里要注意：固定偏移可以通过校准补偿掉，但随机抖动和漂移才是真正的麻烦。

1.5 同步误差对控制性能的影响

我直接说结论：同步误差会让你的伺服系统“变笨”。具体表现在：

• 电流环带宽下降：采样延迟增加，等效于在电流环中引入了一个滞后环节。我实测过，每增加1μs的采样延迟，电流环带宽大约下降3-5kHz。
• 速度环振荡：速度反馈的采样时间点如果和PWM载波不同步，会在速度环中引入额外的纹波。严重时，电机在低速运行时会出现明显的“爬行”现象。
• 位置环精度降低：位置采样如果滞后于实际运动，会导致跟随误差增大。在龙门同步控制中，这种误差会让两个轴“打架”。
• 转矩脉动增大：电流采样不同步，会导致电流重构不准确，产生额外的转矩脉动。这在直驱电机上尤其明显。

1.6 采样同步的核心逻辑框架

下面这张图，是我自己总结的采样同步知识框架。它把同步问题拆成了三个层次：

这个框架告诉我们：采样同步不是孤立的技术点，它从目标出发，贯穿三个关键动作，通过硬件和软件手段实现，最终对抗三类误差来源。

1.7 一个简单的代码示例

下面这段伪代码，展示了同步采样的基本思路。我在实际项目中用的也是类似的模式：

// 伪代码：基于PWM载波同步的采样与更新
void PWM_ISR(void) {
    // 1. 在PWM载波谷底触发采样
    ADC_StartConversion();

    // 2. 等待ADC转换完成
    while(!ADC_ConversionDone());

    // 3. 读取采样值（此时采样时刻确定）
    current_phase_a = ADC_GetResult(CH_A);
    current_phase_b = ADC_GetResult(CH_B);

    // 4. 执行控制算法（计算延迟固定）
    current_error = current_ref - current_feedback;
    voltage_output = PI_Controller(current_error);

    // 5. 更新PWM比较值（使用双缓冲，在下一个周期生效）
    PWM_SetCompareValue(TIM1, voltage_output);

    // 6. 清除中断标志
    PWM_ClearIT();
}

你想想看，如果ADC转换完成的时间点不固定，或者PWM更新被其他中断打断，这个循环的延迟就会抖动。这就是不同步的后果。

1.8 小结

采样同步是伺服控制的基础。没有它，再好的控制算法也发挥不出来。我个人习惯在项目初期就把同步方案定下来，而不是等出了问题再回头补。

记住一句话：稳定的采样时刻，比高频的采样率更重要。这是我在现场摔过跟头后，最深刻的体会。