2. 电流环硬件基础：电流采样拓扑与ADC时序
做FOC电流环调试，第一件事不是调PI参数，而是搞清楚你的电流是怎么采回来的。我见过太多工程师花几周调参数，结果问题出在采样电路上——相位滞后、增益偏差、时序错位，这些硬件问题软件永远调不好。
这一章我们就把电流采样的底牌翻出来看看。三种拓扑、运放调理、ADC时序，一个一个说清楚。
2.1 三种电流采样拓扑：单电阻、双电阻、三电阻
电流采样拓扑的选择，说白了就是成本和精度的博弈。你想想看，一个电阻几毛钱，一个运放几块钱，一个隔离ADC十几块——每增加一个采样通道，BOM成本就往上跳一截。
| 拓扑 | 电阻数量 | 采样时刻 | 重构方式 | 典型应用 |
|---|---|---|---|---|
| 单电阻 | 1个（直流母线侧） | PWM开关周期内两次 | 相电流重构算法 | 低成本风机、水泵 |
| 双电阻 | 2个（下桥臂） | PWM ON时刻 | 直接读取两相，第三相计算 | 通用伺服、机器人关节 |
| 三电阻 | 3个（下桥臂） | 任意时刻 | 直接读取三相 | 高性能伺服、精密控制 |
2.1.1 单电阻采样：省钱但麻烦
单电阻采样只在直流母线上放一个采样电阻。电流流过母线时，电阻两端产生压降，ADC读取这个电压。
问题来了——母线电流不是连续的。PWM开关管导通时，电流从母线流向电机；开关管关断时，电流通过续流二极管回流。所以你得在PWM周期的特定时刻采样，才能捕捉到真实的相电流。
核心要点：单电阻采样需要两次采样才能重构三相电流。第一次在PWM ON时刻，第二次在PWM OFF时刻。两次采样值通过算法合成出Ia、Ib、Ic。
我在一个风机项目里用过单电阻方案。当时为了省两块钱成本，硬着头皮上了单电阻。结果发现一个问题——当PWM占空比接近0%或100%时，采样窗口太窄，ADC根本来不及稳定。后来加了移相PWM才勉强搞定。
避坑指南：单电阻采样在低调制比区域（占空比<10%或>90%）存在采样盲区。我曾经因为这个原因导致电流波形畸变，电机低速运行时抖动严重。解决方案是采用移相PWM或混合采样策略。
2.1.2 双电阻采样：性价比之选
双电阻采样在下桥臂的任意两相各放一个采样电阻。比如在A相和B相下桥臂各放一个，C相电流通过Ia + Ib + Ic = 0计算得到。
这种拓扑的好处是：每个PWM周期只需要采样一次，而且采样时刻固定在下桥臂导通时。时序控制比单电阻简单得多。
我个人的习惯是：只要成本允许，优先选双电阻。它比单电阻可靠，比三电阻便宜，是大多数伺服驱动器的标准配置。
经验之谈：双电阻采样时，两个采样电阻的精度必须匹配。我建议用±1%的电阻，否则两相增益不一致，会导致电流波形出现2次谐波。这个谐波在速度环上会表现为转速波动。
2.1.3 三电阻采样：性能天花板
三电阻采样在三相下桥臂各放一个采样电阻。三相电流直接读取，不需要重构，也不需要计算第三相。
这种拓扑的采样精度最高，时序最宽松。你可以在PWM周期的任意时刻采样，只要避开开关切换的瞬态噪声就行。
我记得有一次调试一个精密转台，要求电流环带宽做到2kHz。双电阻方案死活上不去，换成三电阻后带宽直接翻倍。为什么？因为三电阻没有重构误差，也没有采样盲区，电流反馈的相位滞后最小。
2.2 运放调理电路：把微小信号放大到ADC能用的范围
采样电阻上的电压通常只有几十毫伏到几百毫伏。ADC的输入范围一般是0~3.3V或0~5V。所以你需要一个运放把信号放大，同时把双极性电流信号偏置到ADC的单极性输入范围。
典型的调理电路结构是这样的：
采样电阻 → 差分放大 → 低通滤波 → 电平偏置 → ADC输入每个环节都有讲究：
- 差分放大：抑制共模噪声。电机驱动是强干扰环境，共模电压可能高达几百伏。差分运放的共模抑制比（CMRR）至少要80dB以上。
- 低通滤波：滤除PWM开关噪声。截止频率一般设在采样频率的1/10左右。比如采样频率20kHz，滤波截止频率设在2kHz。
- 电平偏置：把双极性电流信号抬升到ADC的中间电平。比如ADC参考电压3.3V，偏置到1.65V，这样正负电流都能测量。
关键参数：运放的增益带宽积（GBW）必须足够高。我一般选GBW在10MHz以上的运放，否则高频电流信号会被衰减，导致电流环带宽受限。
我在一个项目中用过LMV358做电流采样，结果发现带宽只有1MHz，10kHz以上的电流信号衰减了3dB。后来换成OPA4376，带宽一下到了5.5MHz，电流环带宽从800Hz提升到了1.5kHz。
2.3 ADC采样时序：决定电流环带宽的命门
ADC采样时序是电流环硬件设计中最容易被忽视的环节。很多人以为只要ADC分辨率够高就行，其实采样时刻和采样窗口长度对电流环性能的影响更大。
2.3.1 采样时刻的选择
电流采样必须在PWM开关管导通稳定后进行。开关管导通瞬间会有电流尖峰和振铃，如果在这个时刻采样，读到的电流值会包含大量噪声。
我建议的采样时刻是：PWM开关管导通后的1/4到1/2个PWM周期。比如PWM周期50μs（20kHz），采样时刻设在导通后12.5μs到25μs之间。
注意：采样时刻不能太靠近PWM边沿。我曾经因为采样时刻设在导通后5μs，结果每次采样都踩在振铃上，电流反馈噪声大到PI控制器饱和。后来把采样时刻推迟到15μs，噪声立刻降了80%。
2.3.2 采样窗口长度
ADC采样需要时间。采样保持电容充电需要时间，转换需要时间。采样窗口长度决定了你能采到多宽的电流脉冲。
对于单电阻采样，采样窗口长度受限于PWM占空比。占空比越小，采样窗口越窄。一般要求采样窗口至少大于ADC采样时间的3倍，否则采样值不准确。
| ADC类型 | 采样时间 | 转换时间 | 最小采样窗口 |
|---|---|---|---|
| 12位逐次逼近型 | 0.5μs | 1.0μs | 1.5μs |
| 16位Σ-Δ型 | 2.0μs | 4.0μs | 6.0μs |
| 外部隔离ADC | 1.0μs | 2.0μs | 3.0μs |
2.3.3 同步采样 vs 顺序采样
双电阻和三电阻拓扑中，多个电流通道需要采样。有两种方式：
- 同步采样：所有通道同时采样，保持电容同时充电。需要多个ADC或带同步功能的采样保持器。
- 顺序采样：一个ADC轮流采样多个通道。通道之间有微小的时间差。
我个人的建议是：能同步就同步。顺序采样引入的通道间时间差会导致电流相位误差，这个误差在高速电机运行时会被放大。我见过一个项目用顺序采样，电机转速到3000RPM时，电流相位误差达到了15度，转矩波动明显。
2.4 知识体系总览
下面这张图把电流采样的核心逻辑串起来了。从采样拓扑到运放调理，再到ADC时序，每一步都影响最终的电流环性能。
从这张图可以看得很清楚：采样拓扑决定了你能采到什么信号，运放调理决定了信号质量，ADC时序决定了采样精度。三者环环相扣，任何一个环节出问题，电流环带宽都上不去。