1. 噪声源分析：知己知彼，百战不殆

做FOC电流环采样，说白了就是跟噪声打仗。你连敌人在哪、长什么样都不知道，那滤波设计就是瞎蒙。我这些年调试过的板子，十块里有八块采样出问题，根源都在噪声源没摸清楚。

今天咱们就把这六个噪声源一个一个拎出来，看看它们到底是怎么搞破坏的。

这是头号元凶。电机驱动靠PWM，PWM一开关，电压电流就跳变。你想想看，几十伏甚至上百伏的母线电压，在几纳秒内从0跳到满，那能量有多大？

这个噪声会直接耦合到采样电阻两端。我在一个伺服项目里遇到过，PWM频率设到20kHz，关断瞬间采样波形上直接蹦出个200mV的尖峰。那会儿电流才1A，采样电阻0.01Ω，理论电压才10mV。200mV的噪声，信号直接淹没了。

  关键点：PWM开关噪声的频率范围很宽，从几十kHz到几十MHz都有。它主要通过空间辐射和寄生电容耦合到采样回路。

功率管（MOSFET或IGBT）开关的时候，不是理想开关。开通和关断都有米勒平台，有反向恢复电流。这些瞬态过程会产生高频振荡。

我记得调试一个48V/10A的BLDC驱动器，功率管关断时漏源电压振荡频率高达50MHz。这个振荡通过米勒电容串到栅极驱动，再通过驱动回路串到控制电路，最后出现在ADC采样引脚上。

注意：功率管开关噪声的频率通常在10MHz以上，普通RC滤波器很难完全滤除。我建议在布局阶段就考虑隔离，别指望后级滤波能解决一切。

采样电阻不是理想电阻。它本身有寄生电感，还有寄生电容。你想想看，一个0.01Ω的采样电阻，寄生电感哪怕只有10nH，在di/dt很大的情况下，感抗压降可能比电阻压降还大。

我做过一个实验：用同一颗采样电阻，频率从DC扫到100MHz，阻抗变化了将近100倍。低频时是0.01Ω，高频时变成了0.5Ω。这就是寄生参数在作怪。

我的习惯：选采样电阻时，优先选低ESL的贴片电阻（如1206或0805封装），尽量不用插件电阻。插件电阻的引脚电感太大了，高频性能很差。

地弹噪声，说白了就是地电位不干净。你以为是0V，实际上在跳变。为什么？因为地线上有电流，有电流就有压降。

在电机驱动里，功率地和信号地经常是共用的。功率管开关时，大电流流过地线，在地线上产生压降。这个压降会直接叠加到采样信号上。

我曾经踩过一个坑：一个项目采样总是有周期性噪声，频率和PWM一致。查了两天，最后发现是功率地走线太细，只有0.5mm宽。大电流一过，地线上压降达到50mV。采样信号才10mV，完全被淹没了。

  地弹噪声的典型特征：
  频率与PWM开关频率一致
幅度随负载电流增大而增大
在功率管开关瞬间最明显

共模噪声，就是同时出现在采样电阻两端、方向相同的噪声。它不会在采样电阻上产生差模压降，但会通过ADC的共模抑制比（CMRR）影响采样结果。

共模噪声的来源主要是电机绕组对地的寄生电容。PWM开关时，电机端电压快速跳变，通过寄生电容对地充放电，产生共模电流。这个电流流过采样回路，就形成了共模噪声。

我测过一个典型的BLDC驱动器，共模噪声幅度能达到±5V，频率在1MHz到10MHz之间。ADC的CMRR一般在60dB左右，5V的共模噪声会等效出5mV的差模误差。对于低电流采样来说，这个误差不可忽略。

差模噪声，就是出现在采样电阻两端、方向相反的噪声。它直接叠加在采样信号上，是最致命的一种噪声。

差模噪声的来源很多：

差模噪声的幅度和频率变化很大。我在一个项目中遇到过，差模噪声幅度达到300mV，频率从几百kHz到几十MHz都有。那会儿采样电阻才0.005Ω，满量程电流对应的电压才50mV。噪声是信号的6倍，根本没法用。

重要提醒：差模噪声和共模噪声的处理方式完全不同。差模噪声靠滤波和布局优化，共模噪声靠共模扼流圈和屏蔽。千万别搞混了。

下面这张图把六个噪声源的关系和影响路径梳理清楚了。我建议你保存下来，做设计时对照着看。

这六个噪声源，每个都有自己独特的频率特性和耦合路径。做滤波设计之前，我建议你先拿示波器好好看看采样波形，搞清楚到底哪个噪声是主要的。别一上来就堆滤波器，那样反而可能把信号搞坏。