4、PCB布局：差分走线、Kelvin连接、模拟地与功率地分割
好，咱们进入第四讲。这一章，说白了就是讲「怎么把电路板画好」。
很多搞算法的兄弟，觉得PCB布局是硬件工程师的事。我以前也这么想，直到有一次调试一个50W的伺服驱动器，电流采样波形全是毛刺，怎么调参数都没用。折腾了两周，最后发现是PCB上功率地和模拟地搅在一起了。嗯，从那以后，我再也不敢轻视布局了。
FOC对噪声极其敏感。你算法写得再好，ADC读进来的数据是脏的，那全是白搭。今天我就把PCB布局里最关键的三个点掰开揉碎讲清楚：差分走线、Kelvin连接、以及地平面分割。
核心原则：电流采样回路必须与功率回路物理隔离。采样信号是毫伏级的，功率回路是几十安培的，两者在PCB上必须「井水不犯河水」。
4.1 差分走线：让共模噪声无处遁形
电流采样信号，无论是来自低侧采样电阻还是高侧电流传感器，本质上都是差分信号。差分信号的好处，我不用多说了——抗共模干扰。
但问题是，很多工程师在PCB上把差分对走成了「分叉对」。两条线一长一短，或者中间穿过了功率管的高频开关回路，那共模抑制比直接就废了。
4.1.1 差分走线的三个铁律
- 等长：两条走线长度差控制在5mm以内。我习惯在走完线后用CAD工具的「差分对等长」功能自动绕线补偿。
- 等距：线间距保持恒定，通常取10-15mil。间距变了，差分阻抗就会突变，反射和辐射都会增加。
- 紧耦合：两条线尽量靠近走，让它们的回路面积最小化。回路面积越小，拾取的磁场噪声就越小。
我的小技巧：差分对两侧各加一条GND保护地线，间距20mil以上，避免保护地线把差分场的能量吸走。这个做法在采样频率超过100kHz时特别有效。
4.1.2 走线层选择
差分信号最好走在顶层或底层，紧邻完整的参考地平面。我见过有人把差分对走在内层，结果上下都是电源层，噪声耦合得一塌糊涂。
记住：差分走线的参考平面必须是GND，不能是电源层。电源层上有开关纹波，会把噪声直接耦合到采样信号上。
| 参数 | 推荐值 | 说明 |
|---|---|---|
| 线宽 | 8-12 mil | 根据铜厚和阻抗要求调整 |
| 线间距 | 10-15 mil | 保持恒定，避免突变 |
| 参考平面 | GND | 必须完整，不能有分割 |
| 过孔数量 | 尽量少 | 每增加一个过孔，阻抗变化一次 |
4.2 Kelvin连接：把采样电阻的精度榨干
低侧采样电阻是FOC电流采样的主力军。但很多人不知道，采样电阻的焊盘布局直接决定了采样精度。
普通的两端连接，电流路径和电压检测路径是重合的。焊盘上的接触电阻、焊接电阻都会串进采样回路。你想想看，一个1毫欧的采样电阻，焊盘接触电阻如果有0.5毫欧，那误差就是50%！
4.2.1 什么是Kelvin连接？
说白了，就是把电流路径和电压检测路径分开。电流从采样电阻的两端大焊盘流过，电压检测则从电阻内侧的细走线引出。这样，焊盘接触电阻上的压降就不会被检测到。
注意：Kelvin连接的检测走线必须从电阻的焊盘内侧引出，而不是从外侧。我曾经见过一个设计，检测线从外侧引出，结果把功率回路上的噪声全引进了ADC，采样值跳得像心电图。
4.2.2 布局要点
- 检测走线要细：10mil以内，减少对电流路径的干扰。
- 检测走线要短：尽量靠近采样电阻的焊盘，不要绕远路。
- 检测走线要远离功率回路：不要和栅极驱动走线、功率管漏极走线平行。
- 差分对引出：检测走线从电阻两端引出后，立即形成差分对，走线到运放输入端。
// 采样电阻的Kelvin连接布局示意（俯视图）
// 大焊盘：电流路径（宽走线）
// 小焊盘：电压检测（细走线，从内侧引出）
+-------+ +-------+
| | | |
IN ---+ Rsh +-------+ Rsh +--- OUT
| | | |
+-------+ +-------+
| |
+-------+-------+
|
差分对到运放
4.3 模拟地与功率地分割：把脏水和清水隔开
这是PCB布局里最容易被忽视，也最容易出问题的地方。
功率地线上流过的是几十安培的PWM电流，谐波含量极高。模拟地线上是微安级的采样信号。如果两者不分开，功率地上的噪声会通过地线阻抗耦合到模拟地上，ADC的参考地就变成了「震荡地」。
4.3.1 分割策略
我习惯的做法是：单点连接，物理分割。
- 把PCB的地平面分成两个区域：功率地（PGND）和模拟地（AGND）。
- 两个区域之间用0欧电阻或磁珠连接，连接点选在电源输入端。
- 所有功率器件（MOSFET、驱动芯片、采样电阻的功率端）都放在PGND区域。
- 所有模拟器件（运放、ADC、参考电压源）都放在AGND区域。
关键点：分割线必须是一条连续的缝隙，不能有信号线跨过。如果必须跨过，那信号线必须从连接点（0欧电阻）附近走，不能从分割线中间跨。
4.3.2 连接点的选择
连接点通常选在电源的负极端。为什么？因为电源负极是功率回路和模拟回路的公共参考点，在这里连接，两个回路的电流不会互相串扰。
| 连接方式 | 适用场景 | 注意事项 |
|---|---|---|
| 0欧电阻 | 低频模拟电路 | 电阻本身有寄生电感，高频时效果变差 |
| 磁珠 | 高频噪声隔离 | 选择100MHz下阻抗100-600Ω的型号 |
| 直接连接 | 地平面完整优先 | 只适用于噪声极低的场合 |
4.4 整体布局流程
说了这么多，咱们来捋一捋实际布局的步骤。我一般按这个顺序来：
- 先分区：在PCB上画出PGND和AGND的区域边界，把功率器件和模拟器件分别摆好。
- 再走功率回路：先走母线电容到MOSFET、再到采样电阻、最后回到母线电容的回路。这个回路要尽量短、尽量宽。
- 然后走采样回路：从采样电阻的Kelvin检测点引出差分对，走到运放输入端。差分对要远离功率回路。
- 最后走控制信号：PWM信号、故障信号等，这些信号要远离采样差分对。
避坑指南：我曾经在一个四层板设计中，把采样差分对走在内层，结果内层的参考平面被分割了，差分信号的回流路径绕了一个大圈，噪声比不走差分还大。后来我把差分对改到顶层，底下铺完整的GND，问题就解决了。
4.5 知识体系：PCB布局的核心逻辑
下面这张图，是我自己总结的PCB布局知识框架。你可以把它当作布局前的检查清单。
这张图把三个核心知识点串起来了。你布局的时候，可以对照着检查：差分走线做到位了吗？Kelvin连接用对了吗？地平面分割干净了吗？三个都做好了，电流采样噪声基本就控制住了。
最后提醒一句：PCB布局不是一次就能画好的。我每次画完板子，都会花半小时做一次「噪声路径审查」——沿着采样信号的路径走一遍，看看它旁边有没有功率回路、有没有高频开关节点。发现问题就改，不要等到板子打回来再后悔。