4. 信号完整性基础：传输线理论、阻抗匹配、反射与振铃、端接策略
信号完整性，简称 SI。做车载电子硬件，这关必须过。
我刚开始画高速板的时候，觉得只要把线连通就行。结果板子回来，CAN 总线在 1Mbps 下就乱码。查了三天，发现是走线太长，信号反射把波形打烂了。从那以后，我老老实实啃传输线理论。
说白了，高频信号在 PCB 走线上，不是直流电那样均匀流动。它像水波一样，遇到阻抗变化就会反弹。这就是反射。反射多了，波形就振铃，逻辑就误判。
4.1 传输线理论：信号不是瞬间到达的
低频时，走线就是一根导线。高频时，走线是一条传输线。
怎么区分？看信号上升时间 tr 和走线长度 L 的关系。
经验公式：如果 L > tr / (6 × 传播速度)，就必须按传输线处理。
车载常见的 LVDS、以太网、USB，上升沿都在纳秒级。哪怕只有几厘米走线，也可能出问题。
关键参数：
- 特性阻抗 Z₀：传输线固有的阻抗，由线宽、介质厚度、介电常数决定。单位 Ω。
- 传播延迟 Tpd：信号在单位长度走线上的传输时间。FR4 板材约 6.5~7 ps/mm。
- 反射系数 Γ：反射电压与入射电压的比值。Γ = (Z_load - Z₀) / (Z_load + Z₀)。
我习惯在 PCB 叠层设计时就定好目标阻抗。比如单端 50Ω，差分 100Ω。然后用阻抗计算软件（比如 Polar Si9000）算线宽和间距。别靠猜，一定要算。
4.2 阻抗匹配：让信号不回头
反射的根本原因，就是阻抗不连续。信号走到一个地方，阻抗突然变了，一部分能量就弹回去。
阻抗匹配的目标，就是让源端、传输线、负载端的阻抗一致。这样信号能量全部被负载吸收，没有反射。
| 匹配方式 | 适用场景 | 优点 | 缺点 |
|---|---|---|---|
| 源端串联匹配 | 点对点，单向信号 | 功耗低，简单 | 增加延迟 |
| 终端并联匹配 | 高速总线，双向信号 | 吸收反射彻底 | 静态功耗大 |
| 戴维南匹配 | 差分信号，DDR | 兼顾功耗和速度 | 需要两个电阻 |
| RC 交流匹配 | 时钟信号，高频 | 无直流功耗 | 电容占用面积 |
车载上，我常用源端串联匹配。比如 MCU 到收发器的 TX 信号，串一个 22Ω 或 33Ω 电阻。电阻靠近驱动端放，效果最好。
我的习惯： 源端串联电阻的阻值 = Z₀ - 驱动端输出阻抗。一般驱动端输出阻抗 10~20Ω，Z₀=50Ω，串 33Ω 就差不多。但最好用 IBIS 模型仿真确认。
4.3 反射与振铃：波形变形的元凶
反射的直接后果，就是振铃。
你想想看，信号弹出去，遇到开路或短路，弹回来。来回几次，波形上就叠加了过冲和下冲。严重的时候，逻辑电平都判不对。
我曾经调试一个车载摄像头接口，MIPI 时钟线上有 400mV 的过冲。示波器一看，波形像铃铛一样。后来发现是走线阻抗设计成了 50Ω，但连接器是 75Ω 的。换了个连接器，问题解决。
振铃的危害：
- 过冲：超过芯片耐压，烧毁 IO。
- 下冲：低于逻辑阈值，误触发。
- 振铃：多次跳变，时钟抖动，数据错位。
怎么判断振铃严重不严重？看反射系数。Γ 接近 0 最好，接近 ±1 就危险。
注意： 车载环境温度范围宽（-40°C ~ 125°C），PCB 介电常数会随温度变化。常温下匹配好的阻抗，高温下可能偏移。我建议做温度仿真，或者留 10%~20% 的裕量。
4.4 端接策略：给信号一个归宿
端接，就是人为制造一个匹配的负载，让反射能量被吸收掉。
端接策略选对了，振铃基本消失。选错了，反而更糟。
4.4.1 源端端接
电阻串在驱动端输出脚附近。信号先被电阻分压，到达负载端时反射回来，被源端电阻吸收。适合点对点拓扑。
我习惯：电阻靠近驱动端，走线尽量短。电阻值 = Z₀ - R_driver。
4.4.2 终端端接
电阻并在接收端，对地或对电源。信号到达终端，直接通过电阻到地或电源，不反射。
适合总线拓扑，比如 CAN、LIN。但注意静态功耗：50Ω 对地，3.3V 供电，静态电流 66mA，功耗 218mW。车载上要考虑散热。
4.4.3 差分端接
差分信号，在接收端两线之间并一个电阻。阻值等于差分阻抗。比如 USB 差分 90Ω，并 90Ω 电阻。
车载以太网（100BASE-T1）也是差分端接，但要求更严格，还要加共模扼流圈。
4.4.4 RC 端接
电阻串电容到地。电容隔直，所以没有直流功耗。适合高频时钟信号。
时间常数 RC 要大于信号周期的 5 倍，否则影响信号边沿。
端接策略选择表：
| 信号类型 | 推荐端接 | 典型值 |
|---|---|---|
| SPI / I2C（低速） | 源端串联 | 22Ω ~ 33Ω |
| CAN / LIN | 终端并联 | 120Ω / 1kΩ |
| LVDS / MIPI | 差分端接 | 100Ω / 100Ω |
| 时钟（50MHz+） | RC 端接 | 50Ω + 100pF |
| DDR 数据线 | 戴维南端接 | 40Ω 到 VTT |
4.5 知识体系：信号完整性核心逻辑
下面这张图，是我自己总结的。每次做新项目，我都会对照一遍。
这张图把四个知识点串起来了。传输线理论是基础，阻抗匹配是手段，反射与振铃是现象，端接策略是解决方案。缺一不可。
4.6 实战建议：车载硬件的 SI 设计流程
最后，分享我个人的设计流程。不一定适合所有项目，但至少不会翻车。
- 叠层规划：确定 PCB 层数，分配参考平面。高速信号层紧邻完整地平面。
- 阻抗计算：用工具算出目标阻抗对应的线宽和间距。留 10% 工艺公差。
- 拓扑选择：点对点用源端串联。总线用终端并联。差分用差分端接。
- 仿真验证：用 HyperLynx 或 ADS 跑一下时域反射（TDR）和眼图。别省这一步。
- 布局布线：端接电阻靠近源端或终端。走线避免直角，少打过孔。
- 测试验证：板子回来，用示波器测波形。看上升沿、过冲、振铃。不合格就改。
避坑指南： 我曾经在一个项目里，为了省成本，把端接电阻从 0603 换成了 0402。结果寄生电感变大，高频反射反而更严重。后来老老实实换回 0603。电阻封装不是随便选的，高频下寄生参数影响很大。
信号完整性不是玄学。它是可以计算、可以仿真、可以测量的。只要你理解了传输线理论，掌握了阻抗匹配和端接策略，车载高速设计就不再是难题。