传导发射（CE）案例：DC-DC电源模块传导超标问题分析与整改

DC-DC电源模块的传导发射，说白了就是电源在工作时产生的噪声沿着输入输出线缆往外跑。这玩意儿要是超标，EMC测试直接挂掉。我这些年经手的项目里，至少有一半的传导问题都跟电源模块有关。今天咱们就拆一个典型案例，看看问题到底出在哪。

1. 问题现象：测试数据长什么样？

某产品使用一颗12V转3.3V的DC-DC降压芯片，开关频率1.2MHz。在传导发射测试（150kHz-30MHz）中，QP和AV值在2MHz-10MHz频段大面积超标，最高超标12dB。

测试曲线大致是这样的：

• 2.4MHz：基频及其奇次谐波，峰值超标8dB
• 4.8MHz：二次谐波，超标10dB
• 7.2MHz：三次谐波，超标12dB
• 9.6MHz：四次谐波，超标6dB

为什么会这样？开关频率1.2MHz，2.4MHz正好是二次谐波，4.8MHz是四次谐波——噪声能量集中在开关频率的整数倍上。这说明电源的开关动作产生了强烈的周期性干扰。

2. 根因分析：噪声是怎么跑出去的？

我拆开产品看了下布局，发现几个典型问题：

1. 输入环路面积过大：输入电容离芯片引脚太远，走线绕了一大圈
2. SW节点没有做处理：开关节点直接长走线，没有加RC snubber
3. 输出滤波电感靠近输入侧：磁场耦合把噪声串到了输入端
4. PCB地平面不连续：底层地被走线割裂，回流路径被迫绕行

咱们用一张图来看清楚噪声的传导路径：

3. 整改方案：一步步来

3.1 缩小输入环路

输入环路是DC-DC传导噪声的第一源头。电流从输入电容正端流出，经过芯片、地，再回到电容负端。这个环路面积越大，辐射和传导噪声越严重。

我当时的做法：

• 把输入电容从10mm外挪到芯片引脚旁边，距离控制在3mm以内
• 使用多个小电容并联（10μF+0.1μF+1000pF），覆盖不同频段
• 电容地过孔直接打在焊盘旁边，减少寄生电感

3.2 SW节点加RC snubber

SW节点是DC-DC开关动作最剧烈的地方。电压在几纳秒内从0V跳到12V，会产生强烈的振铃。这个振铃频率通常在几十到几百MHz，会通过寄生电容耦合到输入输出线上。

RC snubber的参数怎么选？我一般这样算：

// 估算SW节点寄生电容Cpar
// 从芯片datasheet找SW节点电容，通常5-20pF
// 振铃频率f_ring = 1 / (2π * sqrt(Lpar * Cpar))
// 实测振铃频率约80MHz

// 选择snubber电容Csnub
// Csnub ≈ 2~4倍 Cpar，取33pF

// 选择snubber电阻Rsnub
// Rsnub ≈ sqrt(Lpar / Cpar)，取10Ω

// 最终：R=10Ω, C=33pF，串联在SW节点和GND之间

加上snubber后，振铃幅度从8Vpp降到了2Vpp，高频噪声明显改善。

3.3 优化布局和滤波

布局上我做了几个调整：

项目	整改前	整改后
输入电容位置	距芯片10mm	距芯片2mm
SW节点走线	长30mm，宽0.5mm	长8mm，宽1.5mm
地平面	被信号线割裂	完整地平面，无分割
输入滤波	仅1个10μF电容	10μF+0.1μF+1000pF+共模扼流圈
输出滤波	仅1个22μF电容	22μF+0.1μF+磁珠

4. 整改效果：数据说话

整改后重新测试，传导发射全部通过，余量大于6dB。具体数据：

• 2.4MHz：从超标8dB降到余量7dB
• 4.8MHz：从超标10dB降到余量9dB
• 7.2MHz：从超标12dB降到余量6dB
• 9.6MHz：从超标6dB降到余量10dB

5. 避坑指南

其他常见坑：

• 共模扼流圈选型不当：阻抗曲线没覆盖超标频段，白加
• X电容容量过大：导致漏电流超标，安规过不去
• 忽略PCB寄生参数：过孔电感、走线电容在高频下会改变滤波特性
• 地平面被分割：回流路径被迫绕行，形成新的天线环路

嗯，DC-DC传导发射的整改，说白了就是三件事：缩小环路、抑制振铃、做好滤波。这三件事做扎实了，90%的传导问题都能解决。剩下的10%，可能就是芯片本身的问题了，那得换方案。